[發明專利]一種多接口SRAM讀寫控制電路及方法

有效

• 申請號: 201210581767.9
• 申請日: 2012-12-28
• 公開（公告）號: CN103049408A
• 公開（公告）日: 2013-04-17
• 發明（設計）人: 鄭茳;肖佐楠;匡啟和;林雄鑫;張文婷
• 申請（專利權）人: 蘇州國芯科技有限公司
• 主分類號: G06F13/16
• 分類號: G06F13/16;G06F3/06
• 代理公司: 蘇州創元專利商標事務所有限公司 32103
• 代理人: 馬明渡

技術領域

本發明涉及靜態隨機存儲器控制領域，尤其涉及一種多接口SRAM讀寫控制電路及方法。

背景技術

SRAM（Static?Random-Access?Memory，靜態隨機存儲器）是一種具有靜態存取功能的內存，由于不需要刷新電路即能保存其內部存儲的數據，SRAM已經成為目前主流的存儲器，并在嵌入式SOC芯片（System?on?Chip,?系統級芯片）中廣泛應用。然而，隨著集成電路產業的發展，SOC系統內部集成的模塊越來越多，這些模塊經常需要訪問SRAM，當這些模塊進行一些并行操作時，由于SRAM同時只能被一個模塊訪問，所以這些模塊必須交替訪問SRAM，傳統的方法是通過軟件協調的方式讓它們進行交替訪問，這種方法既耗費大量軟件資源，又無法實現模塊交替時連續訪問SRAM，使得SRAM存在等待訪問的空閑時間，大大影響了SRAM的訪問效率。

發明內容

本發明提供一種多接口SRAM讀寫控制電路及方法，其目的在于使用硬件方式協調各模塊對SRAM的交替訪問，從而提高SRAM的訪問效率。

為達到上述目的，本發明采用的技術方案是：一種多接口SRAM讀寫控制電路，在SRAM所在系統中，針對需要訪問SRAM的多個模塊接口，所述讀寫控制電路設置有多個接口，該多個接口與多個模塊接口一一對應，所述讀寫控制電路包括接口信號轉換模塊和帶優先級的多路選擇及反饋模塊，其中：

所述接口信號轉換模塊實現各模塊接口與SRAM接口之間信號的雙向匹配，即將各模塊接口提供的訪問信號轉換為符合SRAM要求的輸入信號，并且把從SRAM讀取的輸出信號轉換為符合各模塊接口時序要求的接收信號；所述接口信號轉換模塊包括以下邏輯電路：

（1）片選信號轉換邏輯，用于將各模塊接口提供的訪問信號轉換為符合SRAM要求的片選信號；

（2）讀寫信號轉換邏輯，用于將各模塊接口提供的讀寫信號轉換為符合SRAM要求的讀寫信號；

（3）地址信號轉換邏輯，用于將各模塊接口提供的地址信號轉換為符合SRAM空間大小和時序要求的地址信號；

（4）輸入數據信號轉換邏輯，用于將各模塊接口提供的輸入數據信號轉換為符合SRAM時序要求的輸入數據信號；

（5）輸出數據信號轉換邏輯，用于將SRAM提供的輸出數據信號轉換為符合各模塊接口時序要求的接收數據信號；

所述帶優先級的多路選擇及反饋模塊包括選擇單元和反饋單元，所述選擇單元負責判斷各模塊接口的優先級，并從訪問SRAM的多個模塊接口中選擇優先級最高的一個模塊接口對SRAM進行訪問，同時所述反饋單元根據選擇單元的最終選擇結果向各模塊接口發出反饋信號；其中：

所述選擇單元主要由一組多路選擇器組成，每個多路選擇器負責一種輸入信號的選擇，每個多路選擇器的輸入為所有模塊接口提供的經過相應接口信號轉換邏輯轉換后的一種輸入信號，每個多路選擇器的輸出與SRAM輸入信號一一對應，且所有多路選擇器共用一個使能控制邏輯，該使能控制邏輯為各模塊接口片選信號的邏輯運算電路，使能控制邏輯為各多路選擇器提供選擇使能信號；

所述反饋單元由邏輯與門和邏輯或門組成，優先級最高的模塊接口接收到的反饋信號始終為0，表示優先級最高的模塊接口始終不會接收到SRAM忙的反饋信號；其余優先級較低的各模塊接口接收到的反饋信號由所有優先級高于該模塊接口的模塊接口片選信號先進行邏輯或，再把邏輯或的結果和該模塊接口片選信號進行邏輯與產生。

一種多接口SRAM讀寫控制方法，多個所述模塊接口同時訪問SRAM時，每個模塊接口所對應的接口信號轉換模塊將該模塊接口提供的訪問信號轉換為符合SRAM時序要求和存儲空間要求的輸入信號，并將該輸入信號輸入至所述帶優先級的多路選擇及反饋模塊中的選擇單元，選擇單元通過判斷各模塊接口的優先級，從中選擇出優先級最高的模塊接口對SRAM進行訪問；