[發明專利]一種多接口SRAM讀寫控制電路及方法

有效

• 申請號: 201210581767.9
• 申請日: 2012-12-28
• 公開（公告）號: CN103049408A
• 公開（公告）日: 2013-04-17
• 發明（設計）人: 鄭茳;肖佐楠;匡啟和;林雄鑫;張文婷
• 申請（專利權）人: 蘇州國芯科技有限公司
• 主分類號: G06F13/16
• 分類號: G06F13/16;G06F3/06
• 代理公司: 蘇州創元專利商標事務所有限公司 32103
• 代理人: 馬明渡

1.一種多接口SRAM讀寫控制電路，其特征在于：在SRAM所在系統中，針對需要訪問SRAM的多個模塊接口，所述讀寫控制電路設置有多個接口，該多個接口與多個模塊接口一一對應，所述讀寫控制電路包括接口信號轉換模塊和帶優先級的多路選擇及反饋模塊，其中：

所述接口信號轉換模塊實現各模塊接口與SRAM接口之間信號的雙向匹配，即將各模塊接口提供的訪問信號轉換為符合SRAM要求的輸入信號，并且把從SRAM讀取的輸出信號轉換為符合各模塊接口時序要求的接收信號；所述接口信號轉換模塊包括以下邏輯電路：

（1）片選信號轉換邏輯，用于將各模塊接口提供的訪問信號轉換為符合SRAM要求的片選信號；

（2）讀寫信號轉換邏輯，用于將各模塊接口提供的讀寫信號轉換為符合SRAM要求的讀寫信號；

（3）地址信號轉換邏輯，用于將各模塊接口提供的地址信號轉換為符合SRAM空間大小和時序要求的地址信號；

（4）輸入數據信號轉換邏輯，用于將各模塊接口提供的輸入數據信號轉換為符合SRAM時序要求的輸入數據信號；

（5）輸出數據信號轉換邏輯，用于將SRAM提供的輸出數據信號轉換為符合各模塊接口時序要求的接收數據信號；

所述帶優先級的多路選擇及反饋模塊包括選擇單元和反饋單元，所述選擇單元負責判斷各模塊接口的優先級，并從訪問SRAM的多個模塊接口中選擇優先級最高的一個模塊接口對SRAM進行訪問，同時所述反饋單元根據選擇單元的最終選擇結果向各模塊接口發出反饋信號；其中：

所述選擇單元主要由一組多路選擇器組成，每個多路選擇器負責一種輸入信號的選擇，每個多路選擇器的輸入為所有模塊接口提供的經過相應接口信號轉換邏輯轉換后的一種輸入信號，每個多路選擇器的輸出與SRAM輸入信號一一對應，且所有多路選擇器共用一個使能控制邏輯，該使能控制邏輯為各模塊接口片選信號的邏輯運算電路，使能控制邏輯為各多路選擇器提供選擇使能信號；

所述反饋單元由邏輯與門和邏輯或門組成，優先級最高的模塊接口接收到的反饋信號始終為0，表示優先級最高的模塊接口始終不會接收到SRAM忙的反饋信號；其余優先級較低的各模塊接口接收到的反饋信號由所有優先級高于該模塊接口的模塊接口片選信號先進行邏輯或，再把邏輯或的結果和該模塊接口片選信號進行邏輯與產生。

2.根據權利要求1所述的讀寫控制電路，其特征在于：所述帶優先級的多路選擇及反饋模塊還包括計數器，計數器用于記錄各模塊接口訪問SRAM的失敗次數，當失敗次數達到設定數值時向所述選擇單元提供臨時提高相應模塊接口優先級的信號。

3.根據權利要求1所述的讀寫控制電路，其特征在于：當所述系統中具有多塊SRAM時，接口信號轉換模塊中根據各模塊接口提供的地址信號還設置有地址譯碼邏輯，該地址譯碼邏輯負責將各模塊接口進行分組，以選擇不同的SRAM進行訪問。

4.一種基于權利要求1所述多接口SRAM讀寫控制電路的控制方法，其特征在于：所述多個模塊接口同時訪問SRAM時，接口信號轉換模塊將每個模塊接口提供的訪問信號轉換為符合SRAM時序要求和存儲空間要求的輸入信號，并將該輸入信號輸入至所述帶優先級的多路選擇及反饋模塊中的選擇單元，選擇單元通過判斷各模塊接口的優先級，從中選擇出優先級最高的模塊接口對SRAM進行訪問；

在多個模塊接口同時訪問SRAM的過程中，當優先級最高的模塊接口對SRAM發起訪問請求時，所述選擇單元的輸出為優先級最高的模塊接口提供的對SRAM的輸入信號，該輸入信號為經過所述接口信號轉換模塊轉換后的輸入信號；當優先級最高的模塊接口未對SRAM發起訪問請求時，所述選擇單元判斷優先級次高的模塊接口是否對SRAM發起訪問請求，若優先級次高的模塊接口對SRAM發起訪問請求，則所述選擇單元輸出為優先級次高的模塊接口提供的對SRAM的輸入信號，該輸入信號為經過所述接口信號轉換模塊轉換后的輸入信號；以此類推，直至優先級最低的模塊接口對SRAM提出訪問請求，所述選擇單元選擇優先級最低的模塊接口提供的對SRAM的輸入信號作為輸出；若所有模塊接口均未對SRAM提出訪問請求，則所述選擇單元輸出默認值0或1；

所述反饋單元根據選擇單元的選擇結果向各模塊接口發出反饋信號，各模塊接口根據接收到的反饋信號調整各自狀態，選擇是否繼續等待訪問SRAM或者轉向進行其他操作。

5.根據權利要求4所述的讀寫控制方法，其特征在于：所述帶優先級的多路選擇及反饋模塊還包括計數器，計數器記錄各模塊接口訪問SRAM的失敗次數，當該失敗次數達到一設定數值時，臨時提高該模塊接口的優先級，直至模塊接口成功訪問一次SRAM后，再將其恢復至初始優先級。