[發明專利]高可靠性耗盡型功率半導體器件及其制造方法

有效

• 申請號: 201210580567.1
• 申請日: 2012-12-26
• 公開（公告）號: CN103022138A
• 公開（公告）日: 2013-04-03
• 發明（設計）人: 葉俊;張邵華
• 申請（專利權）人: 杭州士蘭微電子股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/423;H01L21/336;H01L21/28
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 陸嘉

技術領域

本發明涉及耗盡型功率半導體器件技術領域，更具體的，涉及一種高可靠性耗盡型功率半導體器件及其制造方法。

背景技術

柵介質層的時變擊穿（TDDB）是造成大多數柵控耗盡型功率半導體器件受到破壞的一個重要因素，為了避免柵介質層擊穿以提高半導體器件的可靠性，在實際應用中一般會嚴格限制施加在柵電極上的柵電壓，以保證柵介質層工作在低應力條件下。

業界希望能突破柵控耗盡型功率半導體器件的上述限制。具體的，希望能從內在半導體器件性能出發，通過提出新的半導體器件結構以提高可靠性。

發明內容

本發明要解決的技術問題是提供一種高可靠性耗盡型功率半導體器件及其制造方法，能夠減弱柵介質層的電場強度從而保證柵介質層工作在低應力條件下以提高器件可靠性。

為解決上述技術問題，本發明提供了一種高可靠性耗盡型功率半導體器件，包括：

半導體襯底；

位于所述半導體襯底上的第一摻雜類型的外延層；

依次位于所述外延層上的柵介質層和柵電極；

位于所述柵電極兩側、所述外延層內的第二摻雜類型的阱區，所述第二摻雜類型與所述第一摻雜類型相反，所述阱區的表面具有第一摻雜類型的反型層；

其中，所述柵介質層下方的外延層表面留有未注入第一摻雜類型離子的低濃度區。

根據本發明的一個實施例，所述低濃度區的寬度占所述柵電極兩側的阱區間距的10%~50%。

根據本發明的一個實施例，所述阱區的離子注入劑量Q1和所述反型層的離子注入劑量Q2被選擇為：1e13cm^-2≤Q1≤1e14cm^-2，2e12cm^-2≤Q2≤2e13cm^-2，并且在滿足耐壓和閾值電壓要求的取值范圍內，Q1和Q2分別取各自范圍的最大值。

根據本發明的一個實施例，所述柵介質層的厚度為

本發明還提供了一種高可靠性耗盡型功率半導體器件的制造方法，包括：提供半導體襯底；

在所述半導體襯底上形成第一摻雜類型的外延層；

在所述外延層中形成第二摻雜類型的阱區，所述第二摻雜類型與所述第一摻雜類型相反；

在所述阱區的表面形成第一摻雜類型的反型層；以及

在相鄰阱區之間的外延層上依次形成柵介質層和柵電極，

其中，所述反型層的注入掩膜具有遮擋部分，使得所述外延層的表面留有未注入第一摻雜類型離子的低濃度區，所述柵介質層位于所述低濃度區上方。

根據本發明的一個實施例，所述低濃度區的寬度占所述柵電極兩側的阱區間距的10%~50%。

根據本發明的一個實施例，所述阱區的離子注入劑量Q1和所述反型層的離子注入劑量Q2被選擇為：1e13cm^-2≤Q1≤1e14cm^-2，2e12cm^-2≤Q2≤2e13cm^-2，并且在滿足耐壓和閾值電壓要求的取值范圍內，Q1和Q2分別取各自范圍的最大值。

根據本發明的一個實施例，所述柵介質層的厚度為

與現有技術相比，本發明具有以下優點：

本發明實施例的高可靠性耗盡型功率半導體器件中，柵介質層下方的外延層表面保留有未注入第一摻雜類型離子的低濃度區，換言之，在通過注入反型離子形成反型層時并不涉及該部分。注入反型離子的部分濃度得到加強，而未注入反型離子的部分濃度保持為原來濃度，從而形成一個橫向的濃度梯度。濃度保持為原來濃度的部分電場強度較弱，使得柵介質層的電場強度也較弱，保證了柵介質層工作在低應力條件下從而有利于提高器件可靠性。

此外，本實施例還提供了阱區注入劑量Q1和反型層注入劑量Q2的優選方案，以及柵介質層厚度的優選方案，有利于進一步提高器件的可靠性。

附圖說明

圖1A至圖1C是本發明實施例的高可靠性耗盡型功率半導體器件的制造過程；

圖2-3是本發明第一實施例中不同實驗例的高可靠性耗盡型功率半導體器件柵介質層下方硅表面的雜質濃度分布圖；

圖4-5是本發明第一實施例中不同實驗例的高可靠性耗盡型功率半導體器件柵介質層下表面的電場強度分布圖；

圖6-7是本發明第一實施例中不同實驗例的高可靠性耗盡型功率半導體器件柵介質層下方硅上表面的電場強度分布圖；

圖8-9是本發明第二實施例中不同實驗例的高可靠性耗盡型功率半導體器件柵介質層下方硅表面的雜質濃度分布圖；