[發明專利]以太網低延遲的MAC/PCS架構及其實現方法

有效

• 申請號: 201210573306.7
• 申請日: 2012-12-26
• 公開（公告）號: CN103002055A
• 公開（公告）日: 2013-03-27
• 發明（設計）人: 毛育紅
• 申請（專利權）人: 盛科網絡（蘇州）有限公司
• 主分類號: H04L29/08
• 分類號: H04L29/08;H04L12/841
• 代理公司: 蘇州威世朋知識產權代理事務所(普通合伙) 32235
• 代理人: 楊林潔

1.一種以太網低延遲的MAC/PCS架構的實現方法，其特征在于，該架構的數據傳輸包括發送方向及接收方向，該方法包括如下步驟：

定義一串并轉換時鐘域及一用戶時鐘域；

在數據發送方向上進行由所述用戶時鐘域到所述串并轉換時鐘域的跨時鐘域處理；在數據接收方向上進行由所述串并轉換時鐘域到所述用戶時鐘域的跨時鐘域處理。

2.根據權利要求1所述的方法，其特征在于，在數據發送方向上，“跨時鐘域處理”具體包括：

在所述用戶時鐘域內，對數據進行封裝、編碼后發送至變速模塊，再將數據存儲于第一異步FIFO中，之后跳轉到所述串并轉換時鐘域；

在所述串并轉換時鐘域內，周期性從所述第一異步FIFO內提取數據并發送出去；

在數據接收方向上，“跨時鐘域處理”具體包括：

在所述串并轉換時鐘域內，將經串行并行編解碼器恢復出的數據發送至變速模塊，再將數據存儲于第二異步FIFO中，之后跳轉到所述用戶時鐘域；

在所述用戶時鐘域內，從所述第二異步FIFO中提取數據，并對數據進行解碼操作。

3.根據權利要求2所述的方法，其特征在于，所述方法還包括：所述編碼操作、解碼操作、及封裝操作在同一模塊中進行。

4.根據權利要求2所述的方法，其特征在于，所述用戶時鐘域的數據提取速率比所述串并轉換時鐘域的數據提取速率快。

5.一種以太網低延遲的MAC/PCS架構，其特征在于，該架構工作于一串并轉換時鐘域及一用戶時鐘域，該架構包括：

第一跨時鐘處理單元，其用于在數據發送方向上進行由所述用戶時鐘域到所述串并轉換時鐘域的跨時鐘域處理；

第二跨時鐘處理單元，其用于在數據接收方向上進行由所述串并轉換時鐘域到所述用戶時鐘域的跨時鐘域處理。

6.根據權利要求5所述的架構，其特征在于，所述第一跨時鐘域處理單元具體包括串行并行編解碼器、變速模塊、第一異步FIFO、加擾器及物理層編碼模塊，其中，在所述用戶時鐘域內，來自上層邏輯的數據在所述物理層編碼模塊中進行封裝并編碼，將編碼后的數據發送至變速模塊，再通過加擾器對數據加串擾，之后將數據存儲于第一異步FIFO中；在所述串并轉換時鐘域內，周期性從所述第一異步FIFO內提取數據并發送出去；

所述第二跨時鐘域處理單元具體包括串行并行編解碼器、變速模塊、第二異步FIFO、解擾器及物理層編碼模塊，其中，在所述串并轉換時鐘域內，將經串行并行編解碼器恢復出的數據發送至變速模塊，再將數據存儲于第二異步FIFO中；在所述用戶時鐘域內，從所述第二異步FIFO中提取數據，通過解擾器將數據解串擾，并通過所述物理層編碼模塊對數據進行解碼操作。

7.根據權利要求6所述的架構，其特征在于，所述用戶時鐘域的數據提取速率比所述串并轉換時鐘域的數據提取速率快。