[發(fā)明專利]塔康相控陣天線方位校準電路

無效

• 申請?zhí)枺?/td>: 201210565813.6
• 申請日: 2012-12-24
• 公開（公告）號: CN102983403A
• 公開（公告）日: 2013-03-20
• 發(fā)明（設計）人: 文佳偉;潘國翠;任宏偉;陳明權(quán)
• 申請（專利權(quán)）人: 天津七六四通信導航技術(shù)有限公司
• 主分類號: H01Q3/34
• 分類號: H01Q3/34
• 代理公司: 天津中環(huán)專利商標代理有限公司 12105
• 代理人: 莫琪

1.塔康相控陣天線方位校準電路，其特征在于，由ARM芯片、EEPROM存儲器、控制單元、FPGA芯片、CPLD芯片、DG506AAK芯片組成的36路選1電路、四路移相器、BUTLER網(wǎng)絡連接構(gòu)成；塔康相控陣天線方位校準電路通過執(zhí)行ARM程序、FPGA程序、CPLD程序，由ARM芯片采集檢波信號，并計算出各個陣子發(fā)射出信號的功率調(diào)制度信息；當收到校準指令后計算各個移相器的相位調(diào)制增量發(fā)送給FPGA芯片，并將數(shù)據(jù)實時保存，F(xiàn)PGA芯片讀取ARM芯片發(fā)送來的數(shù)據(jù)，并發(fā)送到電子單元的CPLD芯片；同時產(chǎn)生主基準、輔基準脈沖送到主機實現(xiàn)方位角度調(diào)整功能；產(chǎn)生CPLD芯片所需的552960KHz的時鐘信號；產(chǎn)生15Hz負脈沖信號INT給ARM芯片，CPLD芯片完成對4個移相器的地址譯碼和控制，完成36選1電路的譯碼和控制。

2.????如權(quán)利要求1所述塔康相控陣天線方位校準電路，其實現(xiàn)方法包括如下步驟：

1）上電后，ARM芯片讀取EEPROM里面的數(shù)據(jù)，數(shù)據(jù)包括：工作模式、4個移相器相位調(diào)制增量、角度調(diào)整值，并將以上參數(shù)發(fā)送給FPGA芯片，F(xiàn)PGA芯片按照ARM芯片輸出的工作模式進行工作，并將移相器相位調(diào)制增量更新到CPLD芯片，從而使上電后的狀態(tài)與掉電前一致；

2）天線校準過程：INT為采樣的起始點,由FPGA芯片提供的15Hz時鐘信號；ARM對天線檢波信號進行采樣并計算，計算出四個移相器的相位調(diào)制增量，實現(xiàn)相位的校準；

3）監(jiān)測過程：ARM芯片接收到開機指令之后，逐個選通36個振子，并計算其功率，135Hz調(diào)制度和15Hz信號的調(diào)制度；?INT為采樣的起始點,?由FPGA芯片提供的15Hz時鐘信號；

4）FPGA芯片實現(xiàn)方法，主要有兩部分內(nèi)容：其一，控制指令傳輸，讀取ARM芯片發(fā)送來的TACAN/DME模式、4個移相器的開關(guān)指令和相位校準值，并發(fā)送給CPLD芯片；其二,時鐘產(chǎn)生和方位角度調(diào)整，產(chǎn)生主輔基準信號；

5）CPLD芯片實現(xiàn)方法：CPLD芯片讀取FPGA芯片發(fā)送來的數(shù)據(jù)，譯碼并實現(xiàn)對移相器和36路振子選1路的控制，具體為：按照ARM芯片發(fā)送來的移相器號對四個移相器的阻塞位賦值，按照ARM發(fā)送來的移相器校準值對4個移相器數(shù)據(jù)更新，即數(shù)據(jù)修正；按照ARM發(fā)送來的振子號為1～36，實現(xiàn)對36選1的控制。

3.??如權(quán)利要求1所述的塔康相控陣天線方位校準電路，其特征在于，ARM芯片采用LPC2378，F(xiàn)PGA芯片采用EP1C12Q240，CPLD芯片采用LCMXO640-T100。