[發明專利]一種帶有梯形孔的沖壓框架的扁平多芯片封裝件

在審

• 申請號: 201210543455.9
• 申請日: 2012-12-17
• 公開（公告）號: CN103050468A
• 公開（公告）日: 2013-04-17
• 發明（設計）人: 郭小偉;蒲鴻鳴;崔夢;劉衛東
• 申請（專利權）人: 華天科技（西安）有限公司
• 主分類號: H01L23/495
• 分類號: H01L23/495
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明屬于集成電路封裝技術領域，具體是一種帶有梯形孔的沖壓框架的扁平多芯片封裝件。

背景技術

QFN（四面扁平無引腳封裝）及DFN（雙扁平無引腳封裝）封裝是在近幾年隨著通訊及便攜式小型數碼電子產品的產生(數碼相機、手機、PC、MP3)而發展起來的、適用于高頻、寬帶、低噪聲、高導熱、小體積，高速度等電性要求的中小規模集成電路的封裝。我們知道QFN/DFN封裝有效地利用了引線腳的封裝空間，從而大幅度地提高了封裝效率。但目前大部分半導體封裝廠商QFN/DFN的制造過程中對于框架的選用都面臨一些難題，現有框架為沖壓框架和蝕刻框架兩種，沖壓框架，其模具采用機械法工形成，生產效率高，單顆產品成本較低，但對于一些特殊圖形的引線框架，無法選用沖壓法加工，例如QFN/DFN/QFP等載體外露的框架，載體與內引腳之間有一定的高度差，形成一定的臺階，沖壓法難以實現及控制好該臺階；化學蝕刻框架，其模具費用低，開發周期短，可達到2周～1個月，封裝時塑封、切割模具可共用，投入成本低，但其生產效率低，且單顆產品成本較高。

現有QFN/DFN工藝的塑封工序中，由于框架結構的局限性，導致QFN/DFN封裝存在以下不足：

1.?集成電路芯片和載體的結合力不好，當受外界環境變化的影響時，會造成產品內部產生分層缺陷，致使性能褪化，甚至失效；

2.?載體背面和塑封料的結合力不好，當受外界環境的影響，會造成產品產生缺陷(分層)；或外露載體（基島）上有較厚的溢料。

發明內容

針對上訴常規沖壓框架、蝕刻框架的缺陷，本發明提供一種帶有梯形孔的沖壓框架的扁平多芯片封裝件，其塑封體與引線框架的結合更牢固，抗分層效果更好。。

本發明的技術方案是：一種帶有梯形孔的沖壓框架的扁平多芯片封裝件，主要由引線框架、梯形孔、下芯片、上芯片、下粘片膠、上粘片膠、下鍵合線、中鍵合線、上鍵合線和塑封體組成；所述引線框架開有梯形孔，所述引線框架通過下粘片膠與下芯片粘接，所述下芯片通過上粘片膠與上芯片粘接，所述下鍵合線連接引線框架和下芯片，所述中鍵合線連接下粘片膠和上粘片膠，所述上鍵合線連接上粘片膠和引線框架，所述塑封體包圍引線框架、下芯片、上芯片、下粘片膠、上粘片膠、下鍵合線、中鍵合線、上鍵合線，特別是塑封體填充梯形孔，引線框架、下芯片、上芯片、下鍵合線、中鍵合線、上鍵合線構成電路的電源和信號通道。

本發明采用一種新型的框架，該框架采用沖壓法加工而成，并采用沖壓或鉆孔的方法在框架上形成梯形孔，用以替代蝕刻法在框架上蝕刻出臺階從而起到抗分層的作用，集成電路封裝過程中塑封體填入梯形孔中，從而在框架與塑封料之間形成有效的防拖拉結構，相對于通孔和方形凹槽，梯形孔使塑封體與框架間的結合面更大，結合力更好，極大的降低了分層的可能性，顯著提高產品可靠性。同時解決了以往研磨框架及半腐蝕框架費用高的缺陷，極大的降低了成本。

說明書附圖

???圖1為引線框架剖面圖；

圖2為多芯片封裝剖面圖。

圖中，引線框架1、下粘片膠2、下芯片3、下鍵合線4、梯形孔5、塑封體6、上粘片膠7、上芯片8、中鍵合線9、上鍵合線10。

具體實施方式

如圖所示，一種帶有梯形孔的沖壓框架的扁平多芯片封裝件，主要由引線框架1、梯形孔5、下芯片3、上芯片8、下粘片膠2、上粘片膠7、下鍵合線4、中鍵合線9、上鍵合線10和塑封體6組成；所述引線框架1開有梯形孔5，所述引線框架1通過下粘片膠2與下芯片3粘接，所述下芯片3通過上粘片膠7與上芯片8粘接，所述下鍵合線4連接引線框架1和下芯片3，所述中鍵合線9連接下粘片膠2和上粘片膠7，所述上鍵合線10連接上粘片膠7和引線框架1，所述塑封體6包圍引線框架1、下芯片3、上芯片8、下粘片膠2、上粘片膠7、下鍵合線4、中鍵合線9、上鍵合線10，特別是塑封體6填充梯形孔5，引線框架1、下芯片3、上芯片8、下鍵合線4、中鍵合線9、上鍵合線10構成電路的電源和信號通道。

本發明也可用于單芯片封裝。

本發明采用的不同于以往的沖壓框架，在引線框架1上用沖孔或鉆孔的方法開梯形孔5后，塑封時塑封體6會自動填入梯形孔5，在引線框架1與塑封體6之間形成有效的防拖拉結構，大大降低封裝件分層情況的發生幾率，極大提高產品可靠性，優于傳統半蝕刻沖壓框架的塑封效果。