[發明專利]低頻芯片自動布局布線方法

有效

• 申請號: 201210536914.0
• 申請日: 2012-12-12
• 公開（公告）號: CN103870617A
• 公開（公告）日: 2014-06-18
• 發明（設計）人: 周喆;張愛東
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 丁紀鐵

1.一種低頻芯片自動布局布線方法，包含如下幾個步驟：

第1步，制定低頻芯片的自動布局布線設計流程，不考慮最大轉換時間及最大負載的設計規則違反，進行版圖設計；

第2步，進行第一次時序驗證，整理出有最大轉換時間或最大負載違反的標準單元類型；

第3步，重新生成第2步中整理的標準單元類型的時序模型；

第4步，采用新產生的標準單元時序模型相應替換原時序模型作第二次時序驗證；

第5步，修復第二次時序驗證中有違反的路徑時序；

第6步，進行第三次時序驗證，確保路徑時序及設計規則檢查均符合設計要求。

2.如權利要求1所述的低頻芯片自動布局布線方法，其特征在于：所述第3步中，時序模型包含有轉換時間和負載電容二維函數表，所述二維函數表會設定轉換時間和負載電容的最大及最小值；轉換時間和負載電容的最小值通常設置為0，對于轉換時間的最大值是設定一個最大值，該最大值是大于標準單元庫中轉換時間設定值的最大值；對于負載電容的最大值是設定一個最大值，該最大值是大于標準單元庫中負載電容設定值的最大值。

3.如權利要求1所述的低頻芯片自動布局布線方法，其特征在于：所述第3步中，新產生的時序模型的轉換時間和負載電容的二維函數表，是包含原標準同類型單元庫時序模型的函數表的內容，所有同類型單元的標準單元庫中的時序模型將被替換。

4.如權利要求1所述的低頻芯片自動布局布線方法，其特征在于：所述第6步中，第三次時序驗證是確保修改后的路徑及其相關聯路徑的時序滿足設計要求。

5.如權利要求1至4項任意一項所述的低頻芯片自動布局布線方法，其特征在于：所述的低頻芯片是指工作頻率低于20MHz的芯片。