[發(fā)明專利]數(shù)據(jù)讀出裝置

有效

• 申請?zhí)枺?/td>: 201210521365.X
• 申請日: 2012-12-07
• 公開（公告）號: CN103165187A
• 公開（公告）日: 2013-06-19
• 發(fā)明（設(shè)計）人: 渡邊考太郎;見谷真
• 申請（專利權(quán)）人: 精工電子有限公司
• 主分類號: G11C16/26
• 分類號: G11C16/26
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 何欣亭;李浩

技術(shù)領(lǐng)域

本發(fā)明涉及讀出非易失性存儲元件的數(shù)據(jù)的數(shù)據(jù)讀出裝置。

背景技術(shù)

對現(xiàn)有的讀出非易失性存儲元件的數(shù)據(jù)的數(shù)據(jù)讀出裝置進(jìn)行說明。圖3是示出現(xiàn)有的數(shù)據(jù)讀出裝置的圖。數(shù)據(jù)讀出裝置由石英（水晶）振蕩電路10、分頻電路20、振蕩停止檢測電路30、讀出信號生成電路40、數(shù)據(jù)讀出電路50構(gòu)成。

石英振蕩電路10輸出用于生成進(jìn)行數(shù)據(jù)讀出的定時的源振動（源振）Φ1。分頻電路20是將由石英振蕩電路10生成的源振動Φ1的頻率按1/2、1/2地分頻而生成任意頻率的電路。振蕩停止檢測電路30輸入由分頻電路20分頻的任意頻率信號Φ3，在信號Φ3振蕩的情況下，輸出Φ4為High（高），在信號Φ3未振蕩的情況下，輸出Φ4為Low（低）。

由于在剛剛接通電源之后，石英振蕩電路10的源振動Φ1未振蕩，因而由分頻電路20生成的信號Φ3也不振蕩。所以，振蕩停止檢測電路30的輸出Φ4變?yōu)長ow。在電源接通后不久，如果石英振蕩電路10的振蕩開始后的源振動Φ1振蕩，則分頻電路20的信號Φ3也振蕩，振蕩停止檢測電路30的輸出Φ4變?yōu)镠igh。如這樣，振蕩停止檢測電路30是在由于電源接通或某些影響而導(dǎo)致石英振蕩電路10的振蕩停止的情況下輸出檢測信號的電路。

讀出信號生成電路40輸入由分頻電路20分頻的任意頻率信號Φ2和振蕩停止檢測電路30的輸出Φ4。如果頻率信號Φ2從Low變化為High，則作為輸出的讀出信號Φ50從High變?yōu)長ow，在一定時間后再次變?yōu)镠igh。另外，如果輸出Φ4從Low變化為High，則同樣地，讀出信號Φ50從High變?yōu)長ow，在一定時間后再次變?yōu)镠igh。

頻率信號Φ2所導(dǎo)致的數(shù)據(jù)讀出，在反映數(shù)據(jù)讀出電路50的數(shù)據(jù)的被調(diào)整電路間歇地進(jìn)行動作的情況下使用。振蕩停止檢測電路30的輸出Φ4所導(dǎo)致的數(shù)據(jù)讀出，在反映數(shù)據(jù)讀出電路50的數(shù)據(jù)的被調(diào)整電路在剛剛接通電源之后，或者在復(fù)位解除（圖中雖未顯示）后等必須立即進(jìn)行動作的情況下使用。如果從讀出信號生成電路40輸出的讀出信號Φ50變?yōu)長ow，則數(shù)據(jù)讀出電路50開始數(shù)據(jù)讀出。在圖5中示出至此所說明的現(xiàn)有的數(shù)據(jù)讀出裝置的時序圖。

關(guān)于數(shù)據(jù)讀出電路50，已知如專利文獻(xiàn)1、2所示的構(gòu)成。圖4是示出專利文獻(xiàn)1所示的數(shù)據(jù)讀出電路的圖。

對圖4所示的數(shù)據(jù)讀出電路的動作進(jìn)行說明。

首先，Φ02變?yōu)镠igh，NMOS晶體管54導(dǎo)通（ON）。由此，設(shè)置閂鎖電路（latch?circuit）55，?在Dout輸出Low。接著，在Φ02變?yōu)長ow之后，Φ01變?yōu)長ow，PMOS晶體管51、52導(dǎo)通。如果OTP元件53為耗盡狀態(tài)即寫入狀態(tài)，則OTP元件的導(dǎo)通電流導(dǎo)致閂鎖電路55反相，將High輸出至Dout。

在專利文獻(xiàn)1中未清楚記載，非易失性存儲元件周邊的電位狀態(tài)在數(shù)據(jù)讀出時和數(shù)據(jù)寫入時相等。

同樣地，在專利文獻(xiàn)2所示的構(gòu)成中，非易失性存儲元件周邊的電位狀態(tài)在數(shù)據(jù)讀出時和數(shù)據(jù)寫入時也相等。

專利文獻(xiàn)1：日本特開2010－192039號公報；

專利文獻(xiàn)2：日本特開2004－294260號公報。

發(fā)明內(nèi)容

在現(xiàn)有的數(shù)據(jù)讀出裝置中，有時例如由于靜電施加至電源端子，因而振蕩停止檢測電路30誤動作，輸出從Low變化為High。由此，在靜電施加中或靜電放電中開始讀出動作。由于數(shù)據(jù)讀出電路50的非易失性存儲元件周邊的電位狀態(tài)在數(shù)據(jù)讀出時和數(shù)據(jù)寫入時相等，因而有將數(shù)據(jù)誤寫入非易失性存儲元件之虞。

本發(fā)明為了解決上述課題，提供一種數(shù)據(jù)讀出裝置，其特征在于，具備使在電源接通后或復(fù)位解除后生成的數(shù)據(jù)讀出信號具有延遲的延遲電路。

發(fā)明的效果

依據(jù)本發(fā)明，現(xiàn)有的數(shù)據(jù)讀出電路可以是原樣的構(gòu)成，能夠在電源接通后或復(fù)位解除后以必要的最小限度的延遲幅度將非易失性存儲元件的數(shù)據(jù)反映于被調(diào)整電路，還能夠防止靜電所導(dǎo)致的誤寫入。

附圖說明

圖1是示出本實施方式的數(shù)據(jù)讀出裝置的圖。

圖2是本實施方式的數(shù)據(jù)讀出裝置的時序圖。

圖3是示出現(xiàn)有的數(shù)據(jù)讀出裝置的圖。

圖4是示出現(xiàn)有的數(shù)據(jù)讀出電路的圖。

圖5是現(xiàn)有的數(shù)據(jù)讀出裝置的時序圖。

具體實施方式

以下，參照附圖，說明本實施方式。

對數(shù)據(jù)讀出振蕩裝置的構(gòu)成進(jìn)行說明。