[發(fā)明專利]一種存儲(chǔ)器電路的通用單粒子效應(yīng)檢測方法

無效

• 申請?zhí)枺?/td>: 201210512620.4
• 申請日: 2012-11-30
• 公開（公告）號(hào): CN103021469A
• 公開（公告）日: 2013-04-03
• 發(fā)明（設(shè)計(jì)）人: 陳莉明;董攀;鄭宏超;范隆;岳素格;陸時(shí)進(jìn);杜守剛;馬建華;王煌偉;陳茂鑫;文圣泉;畢瀟
• 申請（專利權(quán)）人: 北京時(shí)代民芯科技有限公司;北京微電子技術(shù)研究所
• 主分類號(hào): G11C29/44
• 分類號(hào): G11C29/44
• 代理公司: 中國航天科技專利中心 11009
• 代理人: 安麗

技術(shù)領(lǐng)域

本發(fā)明涉及一種半導(dǎo)體器件的抗空間單粒子效應(yīng)能力的驗(yàn)證方法。

背景技術(shù)

現(xiàn)場可編程邏輯門陣列(FPGA)可以完成本來需要多個(gè)分立邏輯器件和存儲(chǔ)芯片完成的功能，同時(shí)降低系統(tǒng)的功耗和成本，縮短研制周期，因而在半導(dǎo)體器件的測試、嵌入式系統(tǒng)開發(fā)設(shè)計(jì)等領(lǐng)域占據(jù)著越來越重要的位置。

當(dāng)存儲(chǔ)器電路應(yīng)用在空間環(huán)境中時(shí)，空間高能粒子會(huì)穿透半導(dǎo)體器件內(nèi)部并在路徑上產(chǎn)生電離，電路節(jié)點(diǎn)會(huì)吸收電離產(chǎn)生的電子和空穴從而導(dǎo)致電路錯(cuò)誤，這種效應(yīng)稱為單粒子效應(yīng)。粒子轟擊在存儲(chǔ)器電路內(nèi)部所引起的單粒子效應(yīng)主要有單粒子翻轉(zhuǎn)效應(yīng)(SEU)、單粒子閂鎖效應(yīng)(SEL)兩種，其中單粒子翻轉(zhuǎn)效應(yīng)指存儲(chǔ)器電路中各個(gè)地址單元存儲(chǔ)的數(shù)據(jù)在輻照條件下發(fā)生翻轉(zhuǎn)，導(dǎo)致存儲(chǔ)信息的丟失；單粒子閂鎖效應(yīng)指單個(gè)離子在器件內(nèi)部電路中產(chǎn)生電流脈沖，使得PN-PN結(jié)構(gòu)導(dǎo)通，造成器件電流大幅增大。單粒子閂鎖效應(yīng)的檢測較為簡單，主要是對半導(dǎo)體器件的工作電流進(jìn)行實(shí)時(shí)監(jiān)控，而單粒子翻轉(zhuǎn)效應(yīng)的檢測則較為復(fù)雜。

現(xiàn)有的存儲(chǔ)器電路單粒子效應(yīng)測試方法主要是通過向存儲(chǔ)器電路寫入固定的測試向量，在輻照過程中不斷讀存儲(chǔ)器，若發(fā)生錯(cuò)誤則將錯(cuò)誤地址改寫為正確值，并將錯(cuò)誤總數(shù)、錯(cuò)誤地址及數(shù)據(jù)發(fā)回上位機(jī)。這種方法主要存在著以下兩個(gè)不足：一是可以統(tǒng)計(jì)出整個(gè)電路的翻轉(zhuǎn)總數(shù)及翻轉(zhuǎn)地址和錯(cuò)誤數(shù)，但是當(dāng)有大量翻轉(zhuǎn)時(shí)很難定位多位翻轉(zhuǎn)及統(tǒng)計(jì)0翻1，1翻0的情況，這就為存儲(chǔ)器電路的數(shù)據(jù)分析造成了難度；二是不具有通用性，目前針對存儲(chǔ)器電路的單粒子效應(yīng)檢測方法還是特定方法針對特定電路，當(dāng)有新的存儲(chǔ)器電路時(shí)，還需要重新研究方法及搭建測試系統(tǒng)，且同步存儲(chǔ)器和異步存儲(chǔ)器的測試方法和系統(tǒng)不具有兼容性。

發(fā)明內(nèi)容

本發(fā)明的技術(shù)解決問題是：克服現(xiàn)有技術(shù)的不足，提供了一種適用于各種存儲(chǔ)器電路的通用單粒子效應(yīng)檢測方法。

本發(fā)明的技術(shù)解決方案是：一種存儲(chǔ)器電路的通用單粒子效應(yīng)檢測方法，步驟如下：

(1)配置待測存儲(chǔ)器電路為寫狀態(tài)，對于同步存儲(chǔ)器電路還需要確定其工作時(shí)鐘頻率；

(2)選擇測試向量并將測試向量寫入待測存儲(chǔ)器電路的各個(gè)地址單元，然后將待測存儲(chǔ)器電路置于輻照環(huán)境中開始輻照；在輻照過程中實(shí)時(shí)監(jiān)測待測存儲(chǔ)器電路的工作電流直至測試結(jié)束，當(dāng)工作電流發(fā)生異常并超過正常工作電流的1.5倍時(shí)判定發(fā)生閂鎖；

(3)選擇是進(jìn)行動(dòng)態(tài)測試或者靜態(tài)測試，若為動(dòng)態(tài)測試則進(jìn)入步驟(4)，若為靜態(tài)測試則進(jìn)入步驟(6)；

(4)將待測存儲(chǔ)器電路配置為讀狀態(tài)，將待測存儲(chǔ)器電路的各個(gè)地址單元存儲(chǔ)的數(shù)據(jù)讀出并與寫入的數(shù)據(jù)進(jìn)行比較，將比較結(jié)果不一致的地址單元的數(shù)量作為總錯(cuò)誤計(jì)數(shù)，然后進(jìn)入步驟(5)；

(5)對于比較結(jié)果不一致的各地址單元均進(jìn)行以下操作，記被操作的地址單元為地址單元i，

(51)將地址單元i的寫入數(shù)據(jù)Si的每一位取反并和地址單元i的讀出數(shù)據(jù)Si+1的相應(yīng)位進(jìn)行邏輯與的操作，得到相應(yīng)的一組數(shù)據(jù)序列T(i，j)，其中i代表該地址單元，j為該地址單元的數(shù)據(jù)位數(shù)，若T(i，j)的值為1，則判定地址單元i中的第j位的數(shù)據(jù)發(fā)生了0->1的翻轉(zhuǎn)；若T(i，j)的值為0，則判定地址單元i中的第j位的數(shù)據(jù)沒有發(fā)生0->1翻轉(zhuǎn)；

(52)將地址單元i的寫入數(shù)據(jù)Si的每一位和地址單元i的讀出數(shù)據(jù)Si+1的相應(yīng)位的非進(jìn)行邏輯與的操作，得到相應(yīng)的一組數(shù)據(jù)序列K(i，j)，若K(i，j)的值為1，則判定地址單元i中的第j位的數(shù)據(jù)發(fā)生了1->0翻轉(zhuǎn)；若K(i，j)的值為0，則判定地址單元i中的第j位的數(shù)據(jù)沒有發(fā)生1->0翻轉(zhuǎn)；

(53)分別統(tǒng)計(jì)T(i，j)和K(i，j)兩組數(shù)據(jù)序列，根據(jù)數(shù)據(jù)序列中j的取值情況，得到地址單元i發(fā)生2位或者2位以上數(shù)據(jù)翻轉(zhuǎn)的情況，結(jié)束測試；

(6)將待測存儲(chǔ)器電路配置為不讀不寫狀態(tài)，對于同步存儲(chǔ)器電路還需要設(shè)定其時(shí)鐘信號(hào)停止，當(dāng)輻照過程中的累計(jì)輻照粒子達(dá)到標(biāo)準(zhǔn)后停止輻照；對于同步存儲(chǔ)器電路設(shè)定其時(shí)鐘信號(hào)回復(fù)，然后順序讀出待測存儲(chǔ)器電路各地址單元內(nèi)的數(shù)據(jù)并與寫入數(shù)據(jù)進(jìn)行比較，對于異步存儲(chǔ)器電路則直接順序讀出待測存儲(chǔ)器電路各地址單元內(nèi)的數(shù)據(jù)并與寫入數(shù)據(jù)進(jìn)行比較，將比較結(jié)果不一致的地址單元的數(shù)量作為總錯(cuò)誤計(jì)數(shù)，結(jié)束測試。

所述的測試向量為：“00”，“FF”，“55”，“AA”，“55”+“AA”，“00”+“FF”，或者M(jìn)ARCH。

本發(fā)明與現(xiàn)有技術(shù)相比的優(yōu)點(diǎn)在于：