[發(fā)明專利]P型MOSFET的制造方法有效
| 申請(qǐng)?zhí)枺?/td> | 201210506496.0 | 申請(qǐng)日: | 2012-11-30 |
| 公開(kāi)(公告)號(hào): | CN103854983B | 公開(kāi)(公告)日: | 2018-05-22 |
| 發(fā)明(設(shè)計(jì))人: | 徐秋霞;朱慧瓏;周華杰;許高博;梁擎擎 | 申請(qǐng)(專利權(quán))人: | 中國(guó)科學(xué)院微電子研究所 |
| 主分類號(hào): | H01L21/28 | 分類號(hào): | H01L21/28;H01L21/336 |
| 代理公司: | 中科專利商標(biāo)代理有限責(zé)任公司 11021 | 代理人: | 蔡純 |
| 地址: | 100083 *** | 國(guó)省代碼: | 北京;11 |
| 權(quán)利要求書: | 查看更多 | 說(shuō)明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | mosfet 制造 方法 | ||
公開(kāi)了一種P型MOSFET的制造方法,該方法包括:在半導(dǎo)體襯底上形成MOSFET的一部分,包括位于半導(dǎo)體襯底中的源/漏區(qū)、在半導(dǎo)體襯底上方位于源/漏區(qū)之間的假柵疊層、以及圍繞假柵疊層的柵極側(cè)墻;去除MOSFET的假柵疊層以形成柵極開(kāi)口,以暴露半導(dǎo)體襯底的表面;在半導(dǎo)體的暴露表面上形成界面氧化物層;在柵極開(kāi)口內(nèi)的界面氧化物層上形成高K柵介質(zhì);在高K柵介質(zhì)上形成第一金屬柵層;在第一金屬柵層中注入摻雜離子;以及進(jìn)行退火以使摻雜離子擴(kuò)散并聚積在高K柵介質(zhì)與第一金屬柵層之間的上界面和高K柵介質(zhì)與界面氧化物之間的下界面處,并且在高K柵介質(zhì)與界面氧化物之間的下界面處通過(guò)界面反應(yīng)產(chǎn)生電偶極子。
技術(shù)領(lǐng)域
本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域,具體地涉及包括金屬柵和高K柵介質(zhì)的P型MOSFET的制造方法。
背景技術(shù)
隨著半導(dǎo)體技術(shù)的發(fā)展,金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)的特征尺寸不斷減小。MOSFET的尺寸縮小可能導(dǎo)致電流泄漏的問(wèn)題。高K柵介質(zhì)的使用使得可以在保持等效氧化物厚度(EOT)不變的情形下增加?xùn)沤橘|(zhì)的物理厚度,因而可以降低柵隧穿漏電流。然而,傳統(tǒng)的多晶硅柵與高K柵介質(zhì)不兼容。金屬柵與高K柵介質(zhì)一起使用不僅可以避免多晶硅柵的耗盡效應(yīng),減小柵電阻,還可以避免硼穿透,提高器件的可靠性。因此,金屬柵和高K柵介質(zhì)的組合在MOSFET中得到了廣泛的應(yīng)用。金屬柵和高K柵介質(zhì)的集成仍然面臨許多挑戰(zhàn),如熱穩(wěn)定性問(wèn)題、界面態(tài)問(wèn)題。特別是由于費(fèi)米釘扎效應(yīng),采用金屬柵和高K柵介質(zhì)的MOSFET難以獲得適當(dāng)?shù)偷拈撝惦妷骸?/p>
為了獲得合適的閾值電壓,P型MOSFET的有效功函數(shù)應(yīng)當(dāng)在Si的價(jià)帶頂附近(5.2eV左右)。對(duì)于P型MOSFET,期望選擇合適的金屬柵和高K柵介質(zhì)的組合以實(shí)現(xiàn)所需的閾值電壓。然而,僅僅通過(guò)材料的選擇獲得如此高的有效功函數(shù)是困難的。
發(fā)明內(nèi)容
本發(fā)明的目的是提供一種改進(jìn)的制造P型MOSFET的方法,其中可以在制造過(guò)程調(diào)節(jié)半導(dǎo)體器件的有效功函數(shù)。
根據(jù)本發(fā)明,提供一種P型MOSFET的制造方法,所述方法包括:在半導(dǎo)體襯底上形成MOSFET的一部分,所述MOSFET的所述部分包括位于半導(dǎo)體襯底中的源/漏區(qū)、在半導(dǎo)體襯底上方位于源/漏區(qū)之間的假柵疊層、以及圍繞假柵疊層的柵極側(cè)墻;去除所述MOSFET的假柵疊層以形成柵極開(kāi)口,該柵極開(kāi)口暴露半導(dǎo)體襯底的表面;在半導(dǎo)體的暴露表面上形成界面氧化物層;在柵極開(kāi)口內(nèi)的界面氧化物層上形成高K柵介質(zhì);在高K柵介質(zhì)上形成第一金屬柵層(first metal gate layer);在第一金屬柵層中注入摻雜離子;在第一金屬柵層上形成第二金屬柵層(second metal gate layer)以填充柵極開(kāi)口;以及進(jìn)行退火以使摻雜離子擴(kuò)散并聚積在高K柵介質(zhì)與第一金屬柵層之間的上界面和高K柵介質(zhì)與界面氧化物之間的下界面處,并且在高K柵介質(zhì)與界面氧化物之間的下界面處通過(guò)界面反應(yīng)產(chǎn)生電偶極子。
在該方法中,一方面,在高K柵介質(zhì)的上界面處聚積的摻雜離子改變了金屬柵的性質(zhì),從而可以有利地調(diào)節(jié)相應(yīng)的MOSFET的有效功函數(shù)。另一方面,在高K柵介質(zhì)的下界面處聚積的摻雜離子通過(guò)界面反應(yīng)還形成合適極性的電偶極子,從而可以進(jìn)一步有利地調(diào)節(jié)相應(yīng)的MOSFET的有效功函數(shù)。該方法獲得的半導(dǎo)體器件的性能表現(xiàn)出良好的穩(wěn)定性和顯著的調(diào)節(jié)金屬柵的有效功函數(shù)的作用。
附圖說(shuō)明
為了更好的理解本發(fā)明,將根據(jù)以下附圖對(duì)本發(fā)明進(jìn)行詳細(xì)描述:
圖1至6示意性地示出根據(jù)本發(fā)明的方法的一個(gè)實(shí)施例在制造P型MOSFET的各個(gè)階段的半導(dǎo)體結(jié)構(gòu)的截面圖。
具體實(shí)施方式
以下將參照附圖更詳細(xì)地描述本發(fā)明。在下文的描述中,無(wú)論是否顯示在不同實(shí)施例中,類似的部件采用相同或類似的附圖標(biāo)記表示。在各個(gè)附圖中,為了清楚起見(jiàn),附圖中的各個(gè)部分沒(méi)有按比例繪制。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于中國(guó)科學(xué)院微電子研究所,未經(jīng)中國(guó)科學(xué)院微電子研究所許可,擅自商用是侵權(quán)行為。如果您想購(gòu)買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201210506496.0/2.html,轉(zhuǎn)載請(qǐng)聲明來(lái)源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個(gè)器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過(guò)程中的測(cè)試或測(cè)量
H01L21-67 .專門適用于在制造或處理過(guò)程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過(guò)程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個(gè)固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造
- 氫燃料制造系統(tǒng)、氫燃料制造方法以及氫燃料制造程序
- 單元控制系統(tǒng)、生產(chǎn)系統(tǒng)以及控制方法
- 制造裝置及制造方法以及制造系統(tǒng)
- 一種三相異步電動(dòng)機(jī)制造工藝方法
- 制造設(shè)備、制造裝置和制造方法
- 用于監(jiān)測(cè)光學(xué)鏡片制造過(guò)程的方法
- 產(chǎn)品的制造系統(tǒng)、惡意軟件檢測(cè)系統(tǒng)、產(chǎn)品的制造方法以及惡意軟件檢測(cè)方法
- 一種面向制造服務(wù)的制造能力評(píng)估方法
- 一種基于云制造資源的制造能力建模方法
- 制造設(shè)備系統(tǒng)、制造設(shè)備以及制造方法
- 一種數(shù)據(jù)庫(kù)讀寫分離的方法和裝置
- 一種手機(jī)動(dòng)漫人物及背景創(chuàng)作方法
- 一種通訊綜合測(cè)試終端的測(cè)試方法
- 一種服裝用人體測(cè)量基準(zhǔn)點(diǎn)的獲取方法
- 系統(tǒng)升級(jí)方法及裝置
- 用于虛擬和接口方法調(diào)用的裝置和方法
- 線程狀態(tài)監(jiān)控方法、裝置、計(jì)算機(jī)設(shè)備和存儲(chǔ)介質(zhì)
- 一種JAVA智能卡及其虛擬機(jī)組件優(yōu)化方法
- 檢測(cè)程序中方法耗時(shí)的方法、裝置及存儲(chǔ)介質(zhì)
- 函數(shù)的執(zhí)行方法、裝置、設(shè)備及存儲(chǔ)介質(zhì)





