[發明專利]一種控制36個功率單元的核心控制板

有效

• 申請號: 201210506064.X
• 申請日: 2012-12-01
• 公開（公告）號: CN102969876A
• 公開（公告）日: 2013-03-13
• 發明（設計）人: 孫敬華;陳晨;何建華;王瑞艦;肖心凱
• 申請（專利權）人: 哈爾濱九洲電氣股份有限公司
• 主分類號: H02M1/088
• 分類號: H02M1/088
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明設計的是一種變流器的核心控制板方案，具體設計的是一種可以控制不大于36個功率單元所構成的變流器的核心控制板。?

背景技術

級聯型變流器在不大于35kV高壓系統中得到了廣泛的應用，如級聯型靜止無功發生器SVG，級聯型高壓變頻器，級聯型同相供電電源變流器等。但是，目前控制這類變流器的核心控制電路方案存在以下缺點：?

1、一般由多個板卡構成的插卡式結構，接插件多，結構復雜，可靠性較低；?

2、一般采用總線式電路結構，板卡與板卡之間線路較長，總線之間不僅易受到串擾，也容易受外界擾動；?

3、板卡與板卡相鄰，板卡與板卡元之間易產生的相互干擾；?

4、板卡封閉在機箱內，散熱性能較差；?

5、對板卡上的信號難于檢測和測量，必需制做和使用專門設計的輔助部件進行測量，給生產檢測增加了難度；?

6、板卡式控制電路，一般只能針對某一個具體的級聯型變流器，如：要么是針對級聯型靜止無功發生器SVG的控制電路，要么是針對級聯型高壓變頻器的控制電路，要么是針對級聯型同相供電電源變流器的控制電路，而不能通用于上述各個類型變流器。?

發明內容

本發明設計的是一種變流器的核心控制電路，這種電路可控制不大于由36個H橋功率單元構成的級聯型變流器。此類級聯型變流器主要可廣泛應用于級聯靜止型無功發生器、級聯型高壓變頻器、級聯型同相供電電源變流器等設備上。?

本發明是這樣實現的：一種控制36個功率單元的核心控制板，主要是由通用的現場可編程門陣列FPGA芯片、3片通用數字信號處理DSP芯片，其中1片用于核心控制算法的DSP1，其外部存儲器RAM1；可選的用于輔助計算的DSP2，其外部存儲器RAM2；用于本電路與外界?協調控制的DSP3，其外部存儲器RAM3、通用復雜可編程邏輯器件CPLD芯片、通用運算放大器A1～A18、通用的電源芯片IC1～IC4、通用的檢測溫度濕度芯片IC5、用于保存參數的通用芯片EEPROM、脈沖寬度調制PWM口、輸入輸出IO口組成的，其特征是：在器件布局上若以PWM口為上方，那么PWM口的下方是FPGA，FPGA的下方是DSP1，DSP1的下方是DSP3，DSP3的下方是IO口，DSP1的右方是DSP2，DSP2的上方是RAM2，DSP1的左上方是RAM1，DSP3的左方是CPLD，CPLD的上方是RAM3，DSP3的背部是EEPROM,FPGA的左方是IC1、IC2、IC3、IC4，RAM1和RAM3之間的左側是IC5，DSP2的下方是運算放大器A1～A18，IO口在最下方；在電路原理上PWM口與FPGA電信號連接，RAM1與DSP1電信號連接，RAM2與DSP2電信號連接，RAM1、DSP1、RAM2、DSP2分別與FPGA電信號連接，RAM3與DSP3電信號連接，DSP3分別與DSP1和DSP2電信號連接，CPLD分別與DSP1、DSP2、DSP3、RAM3、IO口電信號連接，通用運算放大器A1～A18分別與DSP1、DSP2、DSP3、IO口電信號連接，通用電源芯片IC1～IC4與?IO口電信號連接，并為各器件提供不同電壓的電源，通用芯片IC5與DSP3、EEPROM、IO口電信號連接。?

本發明還具有以下技術特征：?

1、所述的FPGA采用的芯片是EP3C16240C8N型。?

2、所述的DSP1、DSP2、DSP3采用TI公司的TMS320x28x系列器件。?

3、所述的CPLD采用的芯片是EPM1270T144C5型。?

本電路運行穩定、使用范圍廣泛。?

附圖說明

圖1是本發明的元器件布局排列圖?

圖2是本發明的電氣原理方框圖?

具體實施方式

下面結合附圖和具體實施例對本發明作進一步的詳細說明：?