[發明專利]一種降低ADC采樣時刻地平面信號噪聲的方法及相應系統

有效

• 申請號: 201210494611.7
• 申請日: 2012-11-28
• 公開（公告）號: CN102946252A
• 公開（公告）日: 2013-02-27
• 發明（設計）人: 周華良;夏雨;鄭玉平;姜雷;汪世平
• 申請（專利權）人: 國電南瑞科技股份有限公司
• 主分類號: H03M1/12
• 分類號: H03M1/12
• 代理公司: 南京縱橫知識產權代理有限公司 32224
• 代理人: 董建林;許婉靜

技術領域

本發明涉及工業測控領域，更具體地，涉及一種在電力系統保護測控類設備的模擬量采樣過程中應用的降低ADC采樣時刻地平面信號噪聲的方法及系統。

背景技術

電力系統保護測控類設備是當電力系統中的電氣元件發生故障或不正常運行時，快速而準確地使斷路器跳閘或發出信號的自動裝置。而電氣元件的電壓電流、溫度和開關量等信號是判斷其工作狀態的主要參數。保護測控類設備通過對這些信號進行采樣和計算處理后，根據計算結果，實時判斷電氣元件的狀態，并根據其狀態給出相應的控制行為。

對電氣元件的電壓電流、溫度等模擬信號的精確采集是保護測控類設備正確而可靠工作的前提。模擬量采集模塊或單元將經調理后的模擬信號送入ADC（模擬數字轉換器），轉換為數字信號，再送至邏輯器件（FPGA或CPLD）或處理器（CPU、DSP等）等數字電路進行計算和判斷。由于系統內的數字電路在工作時，其地平面回路上產生的地噪聲會影響模擬量的采樣精度，現有技術中常采用模擬地和數字地分離、單點（或多點）接地等技術方法以減小數字電路對模擬電路的影響。但是，這些現有的技術方法并不能特別有效地減小數字電路地平面信號對采樣造成的影響，而且增加了電路結構的復雜度。

發明內容

針對現有技術的上述不足和實際需求，本發明提供了一種降低ADC采樣時刻地平面信號噪聲的方法及相應系統。由于電壓電流信號有相位參數要求，需要對電壓電流進行同步采樣。本技術方案即是利用電壓電流的同步采樣控制信號，在采樣時段內對采樣系統中數字電路的工作模式做相應改變，降低ADC（模擬數字轉換器）采樣時刻的地平面的噪聲，提高模擬量的采樣精度。

本發明所述的降低ADC采樣時刻地平面信號噪聲的方法，其特征在于，包括以下步驟：

當電壓電流的同步采樣控制信號有效時，采樣系統的模擬數字轉換器開始執行轉換，并控制將采樣系統中數字電路的工作模式切換至暫?；蚩臻e狀態；

模擬數字轉換器完成轉換時，控制采樣系統中數字電路的工作模式恢復正常狀態。

優選地，將數字電路的工作模式切換至暫?；蚩臻e狀態包括：停止所述數字電路與外部的數據交互和/或使所述數字電路的電路單元停止工作。

優選地，通過由模擬數字轉換器輸出至數字電路的狀態轉換信號，控制所述數字電路工作模式的切換。

優選地，在數字電路的工作模式恢復正常狀態時，通過使數字電路輸出至模擬數字轉換器的片選信號有效，讀取模擬數字轉換器的數字輸出。

為了執行以上方法，本發明還提供了相應的ADC采樣系統，包括數字電路和模擬數字轉換器，其特征在于，所述數字電路用于在電壓電流的同步采樣控制信號有效時控制所述模擬數字轉換器開始執行轉換；所述模擬數字轉換器用于在開始執行轉換時控制將所述數字電路的工作模式切換至暫?；蚩臻e狀態，并且在完成轉換時控制所述數字電路的工作模式恢復正常狀態。

優選地，所述模擬數字轉換器將數字電路的工作模式切換至暫?；蚩臻e狀態包括：停止所述數字電路與外部的數據交互和/或使所述數字電路的電路單元停止工作。

優選地，所述模擬數字轉換器向數字電路輸出用于控制數字電路工作模式的切換狀態轉換信號。

優選地，所述數字電路向模擬數字轉換器輸出片選信號，并且數字電路在工作模式恢復正常狀態時通過使所述片選信號有效，讀取模擬數字轉換器的數字輸出。

優選地，所述數字電路為FPGA邏輯電路、CPLD邏輯電路、CPU或DSP。

優選地，所述ADC采樣系統還包括模擬信號調理電路，用于對模擬量信號進行預處理。

本發明的原理是在電壓電流的同步采樣控制信號變為有效時，在模擬數字轉換器的內部轉換電路開始工作直至轉換完成期間，使該采樣系統內的數字電路的工作模式切換至暫時停止狀態或空閑模式，這樣數字電路引發的地平面噪聲更小，對模擬數字轉換器內部轉換電路的影響減小，提高了采樣值的精度。在轉換完成后，控制數字電路恢復正常工作。

本發明的有益效果除了能夠在采樣時刻精確地減小地平面的噪聲，從而提高采樣精度之外，還包括：實現方案簡單，無需增加額外的硬件電路；以及實用性強，可廣泛適用于各種ADC采樣的場合。

附圖說明

下面結合附圖和具體實施方式對本發明作進一步詳細的說明。

圖1是本發明實施例的采樣系統模塊結構示意圖。

圖2是本發明實施例的時序示意圖。

具體實施方式