[發(fā)明專(zhuān)利]一種用于ESD保護(hù)的低壓觸發(fā)SCR器件

有效

• 申請(qǐng)?zhí)枺?/td>: 201210493251.9
• 申請(qǐng)日: 2012-11-28
• 公開(kāi)（公告）號(hào): CN102938403A
• 公開(kāi)（公告）日: 2013-02-20
• 發(fā)明（設(shè)計(jì)）人: 蔡小五;魏俊秀;梁超;閆明;呂川;劉興輝;高哲;郭紅梅
• 申請(qǐng)（專(zhuān)利權(quán)）人: 遼寧大學(xué)
• 主分類(lèi)號(hào): H01L27/02
• 分類(lèi)號(hào): H01L27/02;H01L29/74
• 代理公司: 沈陽(yáng)杰克知識(shí)產(chǎn)權(quán)代理有限公司 21207
• 代理人: 金春華

技術(shù)領(lǐng)域

本發(fā)明創(chuàng)造涉及一種可用于65nm半導(dǎo)體工藝的靜電保護(hù)（ESD）器件，特別涉及低電壓觸發(fā)的SCR器件。

背景技術(shù)

靜電放電（ESD，Electron?Static?Discharge）是當(dāng)一個(gè)集成電路的管腳浮接時(shí)，大量靜電荷從外向內(nèi)灌入集成電路的瞬時(shí)過(guò)程，整個(gè)過(guò)程大約耗時(shí)100ns。在集成電路的靜電放電時(shí)會(huì)產(chǎn)生數(shù)百甚至數(shù)千伏特的高壓，將集成電路中輸入級(jí)的柵氧化層擊穿。隨著集成電路工藝的進(jìn)步，MOS管的特征尺寸越來(lái)越小，柵氧化層的厚度也越來(lái)越薄，在這種趨勢(shì)下，使用高性能的ESD防護(hù)器件來(lái)泄放靜電電荷以保護(hù)柵極氧化層顯得十分重要。

ESD現(xiàn)象的模型主要有四種：人體放電模型（HBM）、機(jī)械放電模型（MM）、器件充電模型（CDM）以及電場(chǎng)感應(yīng)模型（FIM）。對(duì)一般集成電路產(chǎn)品來(lái)說(shuō)，一般要經(jīng)過(guò)人體放電模型，機(jī)械放電模型以及器件充電模型的測(cè)試。為了能夠承受如此高的靜電放電電壓，集成電路產(chǎn)品通常必須使用具有高性能、高耐受力的靜電放電保護(hù)器件。為了達(dá)到保護(hù)芯片抵御靜電打擊的目的，目前已有多種靜電防護(hù)器件被提出。在集成電路中，二極管、GGNMOS、SCR等都可以用來(lái)充當(dāng)ESD保護(hù)器件，其中可控硅器件（SCR）是最具有效率的?ESD?保護(hù)器件之一。可控硅（Silicon?controlled?rectifier?-?SCR），又叫晶閘管，由于其維持電壓很低，所以能夠承受很高的ESD?電流，因此，SCR?天然具有高的ESD?魯棒性。相較其他?ESD?保護(hù)器件，SCR器件的單位面積?ESD?保護(hù)能力最強(qiáng)。

常規(guī)的SCR器件，如圖1所示，P型襯底上設(shè)有N阱和P阱，N阱和P阱上分別設(shè)有N+和P+兩個(gè)注入?yún)^(qū)，所有注入?yún)^(qū)之間用淺溝槽（STI）隔離，有一個(gè)淺溝槽（STI）跨接在N阱和P阱之間。此種結(jié)構(gòu)的SCR器件被用于ESD?防護(hù)存在的缺點(diǎn)是：開(kāi)啟電壓?Vt1可以表示為?Nwell/P-well?PN?結(jié)的反向擊穿電壓，此電壓一般比較大，大于MOSFET的柵擊穿電壓。也就是觸發(fā)電壓太高。

隨著器件的特征尺寸的縮小，電路的工作電壓也不斷下降，為了將可控硅ESD防護(hù)器件的觸發(fā)電壓降低到可觀的電壓值內(nèi)，研制低壓觸發(fā)SCR器件是本領(lǐng)域的技術(shù)人員不斷研究的課題。

發(fā)明內(nèi)容

為了解決以上問(wèn)題，本發(fā)明創(chuàng)造提供一種采用新型技術(shù)減小器件的ESD觸發(fā)電壓的用于ESD保護(hù)的低壓觸發(fā)SCR器件。

為了實(shí)現(xiàn)上述目的，本發(fā)明創(chuàng)造采用的技術(shù)方案是：一種用于ESD保護(hù)的低壓觸發(fā)SCR器件，包括P型襯底，P型襯底上設(shè)置N阱，設(shè)有第一PMOS、第二PMOS和第三PMOS。

在N阱上設(shè)有第一N+注入?yún)^(qū)和第一P+注入?yún)^(qū)，第一P+注入?yún)^(qū)臨近N阱和P型襯底的交界處。也就是N阱的觸發(fā)點(diǎn)第一N+注入?yún)^(qū)應(yīng)設(shè)計(jì)在第一P+注入?yún)^(qū)的外邊。

在P型襯底上設(shè)有第二N+注入?yún)^(qū)和第三P+注入?yún)^(qū)，第二N+注入?yún)^(qū)臨近N阱和P型襯底的交界處；也就是第三P+注入?yún)^(qū)襯底接觸應(yīng)設(shè)計(jì)在第二N+注入?yún)^(qū)的外邊。

第一P+注入?yún)^(qū)接陽(yáng)極，作為第三PMOS的源，第二P+注入?yún)^(qū)作為第三PMOS的漏跨接在N阱和P型襯底之間。

第一PMOS柵接陽(yáng)極，漏接陰極，源接N阱的第一N+注入?yún)^(qū)，襯底接電路的Vdd。

第二PMOS柵接陽(yáng)極，漏接陰極，源接第三PMOS的柵，襯底接電路的Vdd。

第二N+注入?yún)^(qū)和第三P+注入?yún)^(qū)均接陰極。

常規(guī)SCR?器件的開(kāi)啟電壓?Vt1可以表示為?Nwell/P-well?PN?結(jié)的反向擊穿電壓，此電壓一般比較大，大于MOSFET的柵擊穿電壓。如果用常規(guī)SCR?器件作為ESD保護(hù)器件，必須降低SCR的觸發(fā)電壓，使其小于MOSFET的柵擊穿電壓，從而實(shí)現(xiàn)ESD器件在柵沒(méi)擊穿前被觸發(fā)開(kāi)通以瀉放ESD電流。

本發(fā)明創(chuàng)造采用第一PMOS和第二PMOS分別進(jìn)行襯底觸發(fā)和柵觸發(fā)以減小SCR器件的ESD觸發(fā)電壓。ESD來(lái)臨之后，ESD脈沖信號(hào)施加在陽(yáng)極和陰極之間，第一PMOS和第二PMOS首先被觸發(fā)導(dǎo)通。第一PMOS開(kāi)通之后，給Nwell施加一觸發(fā)電流，起到襯底觸發(fā)SCR器件的作用；第二PMOS開(kāi)通之后給第三PMOS一觸發(fā)電壓，第二PMOS的導(dǎo)通電流觸發(fā)第三PMOS導(dǎo)通，第三PMOS進(jìn)一步減小了SCR的觸發(fā)電壓。Nwell?的觸發(fā)電流和第三PMOS溝道電流觸發(fā)晶閘管導(dǎo)通，晶閘管電流（SCR?current）導(dǎo)通大部分ESD?電流，從而實(shí)現(xiàn)了ESD保護(hù)。本發(fā)明創(chuàng)造通過(guò)襯底觸發(fā)和柵觸發(fā)技術(shù)大大減小了SCR器件的ESD觸發(fā)電壓。

附圖說(shuō)明