[發明專利]防止半導體集成電路中等離子體導致的柵極介電層損害的天線單元設計

有效

• 申請號: 201210477419.7
• 申請日: 2012-11-21
• 公開（公告）號: CN103165602A
• 公開（公告）日: 2013-06-19
• 發明（設計）人: 楊任航;陳俊甫;蘇品岱;莊惠中
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L27/06
• 分類號: H01L27/06;H01L21/82
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;孫征

1.一種半導體結構，包括：

至少一個有源晶體管，具有有源多晶硅柵極；

金屬引線，耦合至至少一個所述有源多晶硅柵極；以及

二極管，通過偽晶體管將所述金屬引線耦合至Vss，所述偽晶體管包括設置在柵極介電層上方的偽多晶硅晶體管柵極，其中所述柵極介電層設置在連續源極/漏極摻雜區上方，所述二極管包括耦合至所述連續源極/漏極摻雜區的所述金屬引線和耦合至所述Vss的所述偽多晶硅晶體管柵極。

2.根據權利要求1所述的半導體結構，其中，所述至少一個有源晶體管設置在半導體襯底上，所述襯底保持在所述Vss，并且所述偽多晶硅晶體管柵極耦合至所述襯底。

3.根據權利要求2所述的半導體結構，其中，所述偽多晶硅晶體管柵極通過其他金屬引線耦合至所述襯底。

4.根據權利要求2所述的半導體結構，其中，所述偽多晶硅晶體管柵極通過鉗低單元耦合至所述襯底。

5.根據權利要求2所述的半導體結構，其中，所述二極管包括PN結。

6.根據權利要求2所述的半導體結構，其中，所述連續源極/漏極摻雜區是N型區，所述襯底是P型襯底，并且所述二極管包括位于所述N型區和所述P型襯底之間的PN結。

7.根據權利要求2所述的半導體結構，其中，所述金屬引線耦合至所述半導體器件的輸入引腳。

8.根據權利要求2所述的半導體結構，其中，在所述半導體襯底上的天線單元中形成所述半導體結構，所述天線單元包括具有基本相同的長度并且延伸穿過所述天線單元的多條平行的多晶硅線，并且所述偽多晶硅晶體管柵極由一條所述多晶硅線形成。

9.一種半導體結構，包括：

至少一個有源晶體管，具有有源多晶硅柵極并形成在半導體襯底上；

金屬引線，耦合至至少一個所述有源多晶硅柵極；以及

二極管，通過偽晶體管將所述金屬引線耦合至所述半導體襯底，所述偽晶體管包括設置在柵極介電層上方的偽多晶硅晶體管柵極，其中所述柵極介電層設置在連續源極/漏極摻雜區上方，所述二極管包括耦合至所述連續源極/漏極摻雜區的所述金屬引線和耦合至所述半導體襯底的所述偽多晶硅晶體管柵極。

10.一種用于形成半導體結構的方法，所述方法包括：

提供半導體襯底；

在所述半導體襯底的表面上限定天線單元；

形成具有基本相同的長度并且完全延伸穿過所述單元的多條基本平行的多晶硅線；

使用一條所述多晶硅線作為偽柵極來形成偽晶體管，所述偽晶體管包括設置在柵極介電層上方的所述偽柵極，其中所述柵極介電層設置在連續源極/漏極摻雜區上方；以及

形成耦合至有源晶體管柵極并進一步耦合至由所述偽晶體管形成的二極管的金屬引線，其中，所述偽柵極耦合至所述半導體襯底，并且所述金屬引線耦合至所述連續源極/漏極摻雜區。