[發明專利]種溝槽型肖特基二極管器件結構和工藝實現方法

有效

• 申請號: 201210473557.8
• 申請日: 2012-11-21
• 公開（公告）號: CN103840014B
• 公開（公告）日: 2016-11-23
• 發明（設計）人: 劉遠良;胡曉明
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L29/872
• 分類號: H01L29/872;H01L21/329
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 王函

技術領域

本發明涉及半導體器件技術領域，尤其涉及溝槽型肖特基二極管器件結構；此外，本發明還涉及該溝槽型肖特基二極管器件結構的工藝實現方法。

背景技術

肖特基二極管已被業界所熟知，并通過多種不同的版圖設計與工藝制造。Baliga的第5,612,567號美國專利中典型示出的溝槽型版圖也已被人們所知，溝槽型肖特基二極管由于追求正向導通電流能力的最大化，其臺面面積被充分利用于肖特基的勢壘接觸，這就要求接觸孔在刻蝕的時候把元胞區充分打開，如圖1所示，溝槽型肖特基二極管在接觸孔刻蝕時，溝槽和臺面交界處的溝槽表面多晶硅側壁的柵氧化膜（即電介質膜）也會被刻蝕破壞，從而導致產品可靠性下降，本領域一般技術人員，都可以理解這將是產品的可靠性提高必須要解決的主要問題。

發明內容

本發明解決的技術問題是提供一種溝槽型肖特基二極管器件結構和工藝實現方法，解決溝槽肖特基二極管接觸孔刻蝕時破壞溝槽電介質膜，導致產品可靠性下降的問題。

為解決上述技術問題，本發明提供一種溝槽型肖特基二極管器件結構，該結構包括：

半導體襯底上，形成有外延區，溝槽被形成在N型外延區中，間隔排列，溝槽之間為肖特基區；所述溝槽側壁有電介質膜，該電介質膜中間形成有多晶硅，該多晶硅的摻雜類型與半導體襯底及外延區的摻雜類型相同（如果半導體襯底和外延區為N型，則該多晶硅為N型摻雜；如果半導體襯底和外延區為P型，則該多晶硅為P型摻雜）；器件正面為肖特基二極管的陽極，其正面金屬層過接觸孔穿透層間膜，與溝槽內的多晶硅和溝槽之間的肖特基區相連。

所述的電介質膜包括：氧化物、氮化物、氮氧化物的單一膜層或組合膜層。

所述的半導體襯底的摻雜濃度要高于外延區的摻雜濃度。

所述溝槽延伸至所述外延區，且終止于所述外延區內。

所述溝槽型肖特基二極管包括一個或多個肖特基區，在肖特基區之間由溝槽隔離，且每個溝槽均由多晶硅和電介質膜構成。

所述半導體襯底為高濃度摻雜，摻雜濃度大于1E7/cm³，其電阻率小于0.1歐姆。

所述外延區，其電阻率為1~10歐姆，其厚度小于20微米。

此外，本發明還提供所述溝槽型肖特基二極管器件結構的工藝實現方法，包括如下步驟：

步驟1：在半導體襯底的外延區上通過熱氧化方式，成長墊氧化層；

步驟2：通過CVD方式在墊氧化層上方淀積硬掩膜；

步驟3：通過溝槽硬掩膜、光刻處理和刻蝕形成溝槽硬掩膜窗口；

步驟4：對所述硬掩膜窗口進行等離子方式的溝槽刻蝕，形成硅體內的多個平行溝槽；

步驟5：對所述的溝槽內，通過熱氧化方式成長一層電介質膜；

步驟6：在所述的溝槽內電介質膜上方，淀積一層多晶硅，所述多晶硅的摻雜類型與半導體襯底及外延區的摻雜類型相同；然后采用化學機械研磨工藝或者干法刻蝕工藝去除硬掩膜上的多晶硅，再利用濕法刻蝕去除外延區上方的墊氧化層和硬掩膜；

步驟7：在全硅片表面淀積一層層間膜；

步驟8：在步驟7所述的層間膜上，通過接觸孔掩膜，光刻和刻蝕，打開接觸孔區域，進行接觸孔刻蝕；

步驟9：通過任何可使用的所需預金屬化清洗來清洗頂表面，在頂表面濺射金屬，形成互連正面金屬層；

步驟10：硅片的背面通過研磨方式進行減薄，同時通過濺射或蒸發的方式形成硅片背面的金屬膜。

在步驟1中，所述墊氧化層是厚度為200埃至500埃的SiO₂層。

在步驟2中，所述硬掩膜為二氧化硅，或氮化物，或任何方式的二氧化硅和氮化物層的組合；該硬掩膜的厚度為1500-5000埃。

在步驟4中，所述溝槽的深度大于1微米，寬度大于0.5微米，多個平行溝槽之間距離大于1微米。

在步驟5中，所述電介質膜的厚度大于800埃；所述電介質膜是氧化物、氮化物、氮氧化物的單一膜層或組合膜層。

在步驟4和步驟5之間可以增加如下步驟：采用干法或者濕法爐管生長二氧化硅工藝在全硅片上生長一層厚度大于1000埃的犧牲氧化膜，以確保修復由于溝槽等離子刻蝕所帶來的缺陷。

在步驟6中，所述多晶硅的摻雜濃度大于1E20/cm³。

在步驟7中，所述層間膜采用化學氣相沉積方法生成，其厚度為8000埃以上。