[發明專利]形成垂直互連結構的方法和半導體器件

有效

• 申請號: 201210462755.4
• 申請日: 2012-11-16
• 公開（公告）號: CN103165477B
• 公開（公告）日: 2017-11-21
• 發明（設計）人: 林耀劍;陳康
• 申請（專利權）人: 新科金朋有限公司
• 主分類號: H01L21/56
• 分類號: H01L21/56;H01L21/60;H01L21/768;H01L23/31;H01L23/498;H01L23/538
• 代理公司: 中國專利代理(香港)有限公司72001
• 代理人: 馬永利

技術領域

本發明一般涉及半導體器件，且更具體地涉及一種形成用于三維(3-D)扇出晶片級芯片尺度封裝(Fo-WLCSP)的具有導電微通孔陣列的垂直互連結構的方法和半導體器件。

背景技術

常常在現代電子產品中發現半導體器件。半導體器件在電部件的數目和密度方面變化。分立的半導體器件一般包含一種類型的電部件，例如發光二極管（LED）、小信號晶體管、電阻器、電容器、電感器、以及功率金屬氧化物半導體場效應晶體管（MOSFET）。集成半導體器件典型地包含幾百個到數以百萬的電部件。集成半導體器件的示例包括微控制器、微處理器、電荷耦合器件（CCD）、太陽能電池以及數字微鏡器件（DMD）。

半導體器件執行各種的功能，諸如信號處理、高速計算、發射和接收電磁信號、控制電子器件、將太陽光轉變為電力以及產生用于電視顯示的視覺投影。在娛樂、通信、功率轉換、網絡、計算機以及消費產品的領域中發現半導體器件。還在軍事應用、航空、汽車、工業控制器和辦公設備中發現半導體器件。

半導體器件利用半導體材料的電屬性。半導體材料的原子結構允許通過施加電場或基電流（base current）或通過摻雜工藝而操縱其導電性。摻雜向半導體材料引入雜質以操縱和控制半導體器件的導電性。

半導體器件包含有源和無源電結構。包括雙極和場效應晶體管的有源結構控制電流的流動。通過改變摻雜水平和施加電場或基電流，晶體管要么促進要么限制電流的流動。包括電阻器、電容器和電感器的無源結構創建為執行各種電功能所必須的電壓和電流之間的關系。無源和有源結構電連接以形成電路，這使得半導體器件能夠執行高速計算和其他有用功能。

半導體器件一般使用兩個復雜的制造工藝來制造，即，前端制造和和后端制造，每一個可能涉及成百個步驟。前端制造涉及在半導體晶片的表面上形成多個管芯。每個半導體管芯典型地是相同的且包含通過電連接有源和無源部件而形成的電路。后端制造涉及從完成的晶片分割（singulate）各個半導體管芯且封裝管芯以提供結構支撐和環境隔離。如此處使用的術語“半導體管芯”指該措詞的單數以及復數形式，并且因此可以指單個半導體器件以及多個半導體器件二者。

半導體制造的一個目的是生產較小的半導體器件。較小的器件典型地消耗較少的功率、具有較高的性能且可以更高效地生產。另外，較小的半導體器件具有較小的覆蓋區（footprint），這對于較小的終端產品而言是希望的。較小的半導體管芯尺寸可以通過前端工藝中的改進來獲得，該前端工藝中的改進導致半導體管芯具有較小、較高密度的有源和無源部件。后端工藝可以通過電互聯和封裝材料中的改進而導致具有較小覆蓋區的半導體器件封裝。

在傳統Fo-WLCSP中，具有接觸焊盤的半導體管芯安裝到載體。密封劑沉積在半導體管芯和載體上。載體被移除并且堆積(build-up)互連結構在密封劑和半導體管芯上形成。通過在Fo-WLCSP內的半導體管芯的前側和背側二者上在堆積互連結構內形成再分配層(RDL)，可以實現含有在多級上的半導體器件的Fo-WLCSP(3-D器件集成)與外部器件之間的電互連。包括在半導體管芯的前側和背側上形成多個RDL會是一種制作用于3-D Fo-WLCSP的電互連的緩慢且昂貴的方法，并且會導致更高的制作成本。另外，堆積互連結構的RDL在應力下傾向于開裂和翹曲，該開裂和翹曲會傳播穿過RDL到達半導體管芯和接觸焊盤，造成電互連中的缺陷。導電互連結構可以在Fo-WLCSP內形成并且電連接到RDL以提供用于3-D器件集成的垂直電互連。在Fo-WLCSP內形成的導電互連結構會具有不良的與RDL的電和機械連接。此外，形成導電互連結構的過程會減小用于RDL的結構支撐，特別是當開口在RDL上的封裝中形成時。在Fo-WLCSP內形成堆積互連結構和導電互連結構也會在移除載體之前和之后引起翹曲。

發明內容

對于簡單、成本有效且可靠的用于半導體管芯的垂直電互連結構存在需求。因此，在一個實施例中，本發明是一種制作半導體器件的方法，該方法包括步驟：提供半導體管芯，在半導體管芯上形成密封劑，在半導體管芯的覆蓋區外的密封劑上形成導電微通孔陣列，以及形成穿過密封劑的具有臺階穿孔(step-through-hole)結構的第一穿模孔(through-mold-hole)以露出導電微通孔陣列。

在另一實施例中，本發明是一種制作半導體器件的方法，該方法包括步驟：提供半導體管芯，在半導體管芯上形成密封劑，以及在半導體管芯的覆蓋區外的密封劑上形成導電微通孔陣列。