[發明專利]光纖視頻圖像傳輸系統及傳輸方法

有效

• 申請號: 201210458318.5
• 申請日: 2012-11-14
• 公開（公告）號: CN102917213B
• 公開（公告）日: 2017-04-19
• 發明（設計）人: 高紅飛;徐涵
• 申請（專利權）人: 中航華東光電有限公司
• 主分類號: H04N7/22
• 分類號: H04N7/22;H04B10/25;H04L1/00
• 代理公司: 安徽匯樸律師事務所34116
• 代理人: 丁瑞瑞

1.一種光纖視頻圖像傳輸系統，其特征在于：包括LVDS視頻數據輸入模塊、LVDS視頻數據輸出模塊、VGA視頻數據輸出模塊、核心處理器FPGA、給FPGA加載程序的PROM、LVDS時鐘輸入模塊、光纖收發器、電源系統，其中VDS視頻數據輸入模塊、LVDS視頻數據輸出模塊、VGA視頻數據輸出模塊、給FPGA加載程序的PROM、LVDS時鐘輸入模塊、光纖收發器均連接到核心處理器FPGA，電源系統給各模塊供電，其中，所述核心處理器FPGA包括依序連接的數據輸入模塊、像素壓包模塊、第一FIFO緩沖器模塊、協議狀態機模塊、CRC校驗模塊、通信協議數據輸出模塊、ROCKETIO模塊、通信協議數據接收模塊、接收CRC校驗模塊、數據輸出模塊、像素解包模塊、第二FIFO緩沖器模塊、圖像顯示模塊，其中協議狀態機模塊還有一輸出端同時連接到數據輸入模塊、像素壓包模塊、第一FIFO緩沖器模塊，接收CRC校驗模塊的另一個輸出端連接到通信協議數據接收模塊，所述光纖收發器與核心處理器FPGA的ROCKETIO模塊相連，其中，該光纖視頻圖像傳輸系統進行圖像傳輸的方法，包括下述步驟：

步驟1.發送：

外部LVDS格式視頻數據送入LVDS視頻數據輸入模塊，LVDS視頻數據輸入模塊將LVDS信號轉成TTL信號送入核心處理器FPGA；核心處理器FPGA中的數據輸入模塊將接收到的有效像素數據送入像素壓包模塊；像素壓包模塊對送入的每個像素數據進行處理后送入第一FIFO緩沖器模塊進行緩存；當第一FIFO緩沖器模塊數據量沒有達到預定值，則核心處理器FPGA讓數據輸入模塊、像素壓包模塊、第一FIFO緩沖器模塊、協議狀態機模塊三個同時復位，當第一FIFO緩沖器模塊數據量達到預定值后，協議狀態機模塊開始從第一FIFO緩沖器讀取數據，同時將這些像素數據形成特定的FC-AV通信協議的數據鏈路格式，然后將這些數據送入CRC校驗模塊；CRC校驗模塊將數據和CRC計算值給通信協議數據輸出模塊，通信協議數據輸出模塊將CRC計算值加入到通信協議的數據鏈路中后將數據送入ROCKETIO模塊，ROCKETIO模塊將并行數據變成GHz高速串行信號給光纖收發器，光纖收發器再將電信號轉成光信號通過光纖將數據傳輸出去；

步驟2.接收：

外界數據通過光纖送入光纖收發器；光纖收發器將光信號轉成電信號即GHz高速串行信號送入ROCKETIO模塊；ROCKETIO模塊將GHz高速串行信號變成并行數據送入通信協議數據接收模塊；通信協議數據接收模塊將接收到的數據提取出有效數據送入接收CRC校驗模塊；接收CRC校驗模塊若發現接收CRC校驗錯誤，核心處理器FPGA會讓通信協議數據接收模塊復位，若沒有CRC校驗錯誤則接收CRC校驗模塊將數據送入數據輸出模塊；數據輸出模塊將有效像素數據送入像素解包模塊；像素解包模塊將原來壓包的數據進行還原，然后送入第二FIFO緩沖器模塊；第二FIFO緩沖器模塊將輸入的數據進行緩存；當第二FIFO緩沖器模塊數據量達到預定值后，圖像顯示模塊從第二FIFO緩沖器讀取一定的數據然后送入LVDS視頻數據輸出模塊和VGA視頻數據輸出模塊；LVDS視頻數據輸出模塊和VGA視頻數據輸出模塊將收到的數據送至顯示屏顯示。

2.一種采用如權利要求1所述的光纖視頻圖像傳輸系統進行圖像傳輸的方法，其特征在于：包括下述步驟：

步驟1.發送：

外部LVDS格式視頻數據送入LVDS視頻數據輸入模塊，LVDS視頻數據輸入模塊將LVDS信號轉成TTL信號送入核心處理器FPGA；核心處理器FPGA中的數據輸入模塊將接收到的有效像素數據送入像素壓包模塊；像素壓包模塊對送入的每個像素數據進行處理后送入第一FIFO緩沖器模塊進行緩存；當第一FIFO緩沖器模塊數據量沒有達到預定值，則核心處理器FPGA讓數據輸入模塊、像素壓包模塊、第一FIFO緩沖器模塊、協議狀態機模塊三個同時復位，當第一FIFO緩沖器模塊數據量達到預定值后，協議狀態機模塊開始從第一FIFO緩沖器讀取數據，同時將這些像素數據形成特定的FC-AV通信協議的數據鏈路格式，然后將這些數據送入CRC校驗模塊；CRC校驗模塊將數據和CRC計算值給通信協議數據輸出模塊，通信協議數據輸出模塊將CRC計算值加入到通信協議的數據鏈路中后將數據送入ROCKETIO模塊，ROCKETIO模塊將并行數據變成GHz高速串行信號給光纖收發器，光纖收發器再將電信號轉成光信號通過光纖將數據傳輸出去；

步驟2.接收：

外界數據通過光纖送入光纖收發器；光纖收發器將光信號轉成電信號即GHz高速串行信號送入ROCKETIO模塊；ROCKETIO模塊將GHz高速串行信號變成并行數據送入通信協議數據接收模塊；通信協議數據接收模塊將接收到的數據提取出有效數據送入接收CRC校驗模塊；接收CRC校驗模塊若發現接收CRC校驗錯誤，核心處理器FPGA會讓通信協議數據接收模塊復位，若沒有CRC校驗錯誤則接收CRC校驗模塊將數據送入數據輸出模塊；數據輸出模塊將有效像素數據送入像素解包模塊；像素解包模塊將原來壓包的數據進行還原，然后送入第二FIFO緩沖器模塊；第二FIFO緩沖器模塊將輸入的數據進行緩存；當第二FIFO緩沖器模塊數據量達到預定值后，圖像顯示模塊從第二FIFO緩沖器讀取一定的數據然后送入LVDS視頻數據輸出模塊和VGA視頻數據輸出模塊；LVDS視頻數據輸出模塊和VGA視頻數據輸出模塊將收到的數據送至顯示屏顯示。