[發明專利]半導體器件及其制造方法

有效

• 申請號: 201210448686.1
• 申請日: 2012-11-09
• 公開（公告）號: CN103811346A
• 公開（公告）日: 2014-05-21
• 發明（設計）人: 朱慧瓏;許淼;梁擎擎;尹海洲
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 倪斌

技術領域

本公開涉及半導體領域，更具體地，涉及一種半導體器件及其制造方法。

背景技術

隨著平面型半導體器件的尺寸越來越小，短溝道效應愈加明顯。為此，提出了立體型半導體器件如FinFET(鰭式場效應晶體管)。一般而言，FinFET包括在襯底上豎直形成的鰭以及與鰭相交的柵堆疊。另外，襯底上形成有隔離層，以隔離柵堆疊與襯底。因此，鰭的底部被隔離層所包圍，從而柵難以有效控制鰭的底部。結果，易于出現源和漏之間經由鰭底部的漏電流。

發明內容

本公開的目的至少部分地在于提供一種半導體器件及其制造方法。

根據本公開的一個方面，提供了一種制造半導體器件的方法，包括：在襯底上依次形成第一半導體層和第二半導體層；對第二半導體層、第一半導體層進行構圖，以形成鰭；在襯底上形成隔離層，所述隔離層露出所述第一半導體層的一部分；向鰭下方的襯底進行離子注入，以形成穿通阻擋部；在隔離層上形成橫跨鰭的柵堆疊；以柵堆疊為掩模，選擇性刻蝕第二半導體層，以露出第一半導體層；選擇性刻蝕第一半導體層，以在第二半導體層下方形成空隙；在襯底上形成第三半導體層，用以形成源/漏區。

根據本公開的另一方面，提供了一種半導體器件，包括：在襯底上形成的鰭；在鰭下方的襯底中形成的穿通阻擋部；在襯底上形成的隔離層；以及在隔離層上形成的橫跨鰭的柵堆疊，其中，所述鰭包括位于柵堆疊下方的第一半導體層部分以及與第一半導體層相鄰的第二半導體層部分，該半導體器件還包括形成于第二半導體層部分中的源/漏區。

附圖說明

通過以下參照附圖對本公開實施例的描述，本公開的上述以及其他目的、特征和優點將更為清楚，在附圖中：

圖1-18是示出了根據本公開實施例的制造半導體器件流程的示意圖。

具體實施方式

以下，將參照附圖來描述本公開的實施例。但是應該理解，這些描述只是示例性的，而并非要限制本公開的范圍。此外，在以下說明中，省略了對公知結構和技術的描述，以避免不必要地混淆本公開的概念。

在附圖中示出了根據本公開實施例的各種結構示意圖。這些圖并非是按比例繪制的，其中為了清楚表達的目的，放大了某些細節，并且可能省略了某些細節。圖中所示出的各種區域、層的形狀以及它們之間的相對大小、位置關系僅是示例性的，實際中可能由于制造公差或技術限制而有所偏差，并且本領域技術人員根據實際所需可以另外設計具有不同形狀、大小、相對位置的區域/層。

在本公開的上下文中，當將一層/元件稱作位于另一層/元件“上”時，該層/元件可以直接位于該另一層/元件上，或者它們之間可以存在居中層/元件。另外，如果在一種朝向中一層/元件位于另一層/元件“上”，那么當調轉朝向時，該層/元件可以位于該另一層/元件“下”。

根據本公開的實施例，可以在鰭下方的襯底中形成相對高閾值電壓區，以減小源漏泄漏。例如，這種相對高閾值電壓區可以包括相對高摻雜的區域，或者說穿通阻擋部(punch-through?stopper)。這種穿通阻擋部可以在形成鰭之后，向鰭下方的襯底中進行離子注入來形成。例如，對于n型器件，可以進行p注入；對于p型器件，可以進行n注入。

由于離子注入，在鰭(特別是靠近離子注入區域的鰭底部)中，可能存在相對高的雜質濃度，這又將導致鰭中隨機摻雜波動變大，從而使器件性能變差。根據本公開的實施例，可以如此形成鰭，使得其包括犧牲層和鰭主體層的堆疊，其中犧牲層位于鰭底部。在進行用于形成穿通阻擋部的離子注入之后，可以選擇性去除潛在地被離子注入所污染的犧牲層。因此，可以降低鰭中隨機摻雜波動，并進一步改善器件性能。

根據本公開的另一實施例，為了進一步減小源漏泄漏，還可以在如上所述去除犧牲層之后，在鰭底部，在源和漏之間形成隔離島，以減小源、漏之間經由鰭底部的漏電流。例如，在去除犧牲層之后，可以在鰭主體層下方填充電介質材料，并將電介質材料構圖為隔離島。