[發明專利]局部載流子壽命減少

有效

• 申請號: 201210448360.9
• 申請日: 2012-11-09
• 公開（公告）號: CN103137618A
• 公開（公告）日: 2013-06-05
• 發明（設計）人: 亞歷克斯·卡爾尼茨基;姚智文;蔡軍;柳瑞興;段孝勤
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L29/06;H01L21/82
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;孫征

技術領域

本發明大體上涉及半導體結構，更具體而言，涉及高電壓器件和形成高電壓器件的方法。

背景技術

高電壓器件或功率器件常常被用作電力電子電路或集成電路中的開關或整流器。一些常見的功率器件是功率二極管、晶閘管、功率金屬氧化物半導體場效應晶體管(MOSFET)、雙極結型晶體管(BJT)和絕緣柵雙極型晶體管(IGBT)。功率二極管或MOSFET采用與其對應的低功率器件相似的原則進行運行，但其能夠攜帶更大量的電流，并通常能夠在關閉狀態中支持更大的反向偏置電壓。通過減小各種部件的尺寸，高電壓器件逐漸制造得越來越小。隨著尺寸的減小，高電壓器件變得越來越容易受到由鄰近的器件之間的不需要的串擾引起的鄰近的功率器件之間的干擾。在許多情況下，串擾是由橫向寄生襯底電流引起的。

鄰近的功率器件之間的干擾也表現為在功率器件之間形成閉鎖電路的寄生結構的形成。閉鎖電路是短路的一種，其在寄生結構之間具有低阻抗路徑。通常，寄生結構等同于晶閘管、充當彼此相鄰堆疊的PNP和NPN晶體管的PNPN結構。在閉鎖期間，當其中一個晶體管導電時，另一個晶體管也開始導電。只要結構是正向偏置的并且有電流通過，他們雙方就能彼此保持飽和。因此，閉鎖電路能夠導致產品出現故障。

電子設計包括閉鎖尺度(latchup?rule)，其描述了用于減少或消除器件之間形成閉鎖的可能性的兩個器件之間(有時是兩個隔離結構之間)的最小距離。高電壓器件使用較大的閉鎖尺度。如果保持不變，該最小距離阻止包含高電壓器件的電路尺寸的顯著縮小。因此，需要不斷探索更小的抗閉鎖或防閉鎖半導體結構設計及其制造方法。

發明內容

一方面，本發明提供了一種半導體結構，所述半導體結構包括：襯底；第一功率器件和第二功率器件，都位于所述襯底中；至少一個隔離部件，位于所述第一功率器件和所述第二功率器件之間；以及俘獲部件，位于所述襯底中，所述俘獲部件鄰接所述至少一個隔離部件。

在所述的半導體結構中，所述俘獲部件包含鍺、碳、或惰性氣體中的至少一種。

在所述的半導體結構中，所述至少一個隔離部件是兩個深溝槽隔離(DTI)部件。

在所述的半導體結構中，所述俘獲部件鄰接所述至少一個隔離部件的底部。

在所述的半導體結構中，所述俘獲部件的一部分位于所述第一功率器件或所述第二功率器件的下面。

在所述的半導體結構中，所述俘獲部件設置在所述襯底的一部分和所述至少一個隔離部件之間。

在所述的半導體結構中，所述俘獲部件的一部分設置在所述第一功率器件和所述至少一個隔離部件之間。

在所述的半導體結構中，所述俘獲部件的一部分設置在所述第二功率器件和所述至少一個隔離部件之間。

在所述的半導體結構中，所述第一功率器件和所述第二功率器件是不同的功率器件。

在所述的半導體結構中，所述俘獲部件是硅鍺。

另一方面，本發明提供了一種形成半導體結構的方法，所述方法包括：提供硅襯底；在所述襯底內蝕刻溝槽；在所述襯底中鄰接所述溝槽形成俘獲部件；用隔離材料填充所述溝槽；以及在鄰近所述溝槽的所述硅襯底中形成功率器件；其中，在兩個鄰近溝槽的相對側上形成至少兩個功率器件。

在所述的方法中，在所述襯底中鄰接所述溝槽形成俘獲部件包括：采用大于約1E14/cm²的注入劑量，將鍺、碳、或惰性氣體中的至少一種注入所述溝槽的底部。

在所述的方法中，所述注入劑量是約5E14/cm²或更高。

在所述的方法中，在所述襯底中鄰接所述溝槽形成俘獲部件包括：在所述溝槽中沉積襯墊；蝕刻所述襯墊的底部，以暴露出位于所述溝槽的所述底部的所述襯底；在所述溝槽的所述底部外延生長俘獲部件，其中，所述俘獲部件包含鍺、鍺硅、碳、或這些的組合。

在所述的方法中，所述襯墊是熱氧化硅。

在所述的方法中，所述碳是石墨烯。

在所述的方法中，在所述襯底中鄰接所述溝槽形成俘獲部件包括：采用原子層沉積(ALD)或等離子體輔助化學汽相沉積(PA-CVD)在所述溝槽中沉積鍺、硅鍺、或碳的共形層。

所述的方法進一步包括對所述共形層進行退火。

在所述的方法中，所述共形層的厚度小于約5nm。