[發明專利]數據終端設備及接口時鐘控制方法

有效

• 申請號: 201210431726.1
• 申請日: 2012-11-02
• 公開（公告）號: CN103793345A
• 公開（公告）日: 2014-05-14
• 發明（設計）人: 彭愛民;劉坤;劉立達;蘆超;陳銳
• 申請（專利權）人: 華為技術有限公司
• 主分類號: G06F13/38
• 分類號: G06F13/38;H04L12/26;H04L29/06
• 代理公司: 北京億騰知識產權代理事務所 11309
• 代理人: 李楠

1.一種數據終端設備，其特征在于，所述數據終端設備DTE包括處理器，成幀器和同異步SA接口；其中，

所述處理器具有一插拔判定管腳；

所述成幀器與所述處理器通信；

所述SA接口接收所述成幀器發送的控制命令；

所述SA接口具有一插穩信號管腳，所述插穩信號管腳連接到所述處理器上的插拔判定管腳，所述插穩信號管腳在所述DTE未與數據通信設備DCE對接時，處于默認電平；

所述DTE與所述DCE對接后，所述插穩信號管腳的電平產生跳變，與所述插穩信號管腳連接的插拔判定管腳產生信號跳變；

所述處理器在所述插拔判定管腳的信號跳變后，通過所述成幀器查詢所述SA接口的端口狀態；

如果所述SA接口的端口狀態為物理層連接成功并且協議層協商失敗，所述處理器通過所述成幀器中統計的報文查詢所述SA接口的接收報文是否存在錯包；

如果所述SA接口的接收報文存在錯包，所述處理器通過所述成幀器發送控制命令控制所述SA接口翻轉接收時鐘。

2.如權利要求1所述的數據終端設備，其特征在于，在所述端口狀態為物理層連接成功，協議層協商失敗時，所述處理器查詢所述SA接口的接收報文是否存在錯包，如果所述SA接口的接收報文不存在錯包，則通過所述成幀器發送控制命令控制所述SA接口翻轉發送時鐘。

3.如權利要求1所述的數據終端設備，其特征在于，所述處理器在所述DTE和所述DCE對接完成后，通過所述成幀器查詢所述SA接口的端口狀態具體為：

在所述DTE和所述DCE對接完成后的第一設定時間后，以第二設定時間為間隔多次查詢所述SA接口的端口狀態。

4.如權利要求1所述的數據終端設備，其特征在于，所述插穩信號管腳在所述DTE未與數據通信設備DCE對接時，處于默認電平，所述默認電平為高電平。

5.如權利要求4所述的方法，其特征在于，所述插穩信號管腳為所述SA接口的空閑管腳，所述空閑管腳連接在一電阻的一端，所述電阻另一端和電源正極連接。

6.如權利要求4所述的方法，其特征在于，所述插穩信號管腳為所述SA接口的數據載波檢測DCD管腳和所述數據準備就緒DSR管腳通過邏輯或門后的輸出端口。

7.如權利要求5或6所述數據終端設備，其特征在于，所述SA接口通過線纜與DCE設備的第二SA接口連接，所述SA接口上的插穩信號管腳與所述線纜上的空閑信號線連接，所述插穩信號管腳連接到所述處理器上的插拔判定管腳，所述空閑信號線連接到所述第二SA接口上的接地管腳。

8.如權利要求1所述的數據終端設備，其特征在于，所述插穩信號管腳在所述DTE未與數據通信設備DCE對接時，處于默認電平，所述默認電平為低電平；所述插穩信號管腳為所述SA接口的空閑管腳，所述空閑管腳連接在一電阻的一端，所述電阻另一端和地線連接。

9.如權利要求8所述的數據終端設備，其特征在于，所述SA接口通過線纜與DCE設備的第二SA接口連接，所述SA接口上的插穩信號管腳與所述線纜上的空閑信號線連接，所述插穩信號管腳連接到所述處理器上的插拔判定管腳，所述空閑信號線連接到所述第二SA接口上的接電源管腳。

10.一種接口時鐘控制方法，其特征在于，所述方法應用于數據終端設備DTE，所述方法包括：

通過檢測插拔判定管腳的信號，在所述插拔判定管腳的信號跳變時，判定所述DTE與DCE完成對接；

在所述DTE和所述DCE對接完成后，查詢所述SA接口的端口狀態；

在所述端口狀態為物理層連接成功，協議層協商失敗時，查詢所述SA接口的接收報文是否存在錯包，如果所述SA接口的接收報文存在錯包，則發送控制命令控制所述SA接口翻轉接收時鐘。

11.如權利要求10所述的方法，其特征在于，在所述端口狀態為物理層連接成功，協議層協商失敗時，查詢所述SA接口的接收報文是否存在錯包，如果所述SA接口的接收報文不存在錯包，則發送控制命令控制所述SA接口翻轉發送時鐘。

12.如權利要求10所述的方法，其特征在于，在所述DTE和所述DCE對接完成后，查詢所述SA接口的端口狀態具體為：

在所述DTE和所述DCE對接完成后的第一設定時間后，以第二設定時間為間隔多次查詢所述SA接口的端口狀態。