[發明專利]半導體封裝件的制法有效
| 申請號: | 201210431161.7 | 申請日: | 2012-11-01 |
| 公開(公告)號: | CN103779299B | 公開(公告)日: | 2016-11-09 |
| 發明(設計)人: | 林辰翰;李國祥;黃榮邦;黃南嘉;廖信一 | 申請(專利權)人: | 矽品精密工業股份有限公司 |
| 主分類號: | H01L23/488 | 分類號: | H01L23/488;H01L21/60 |
| 代理公司: | 北京戈程知識產權代理有限公司 11314 | 代理人: | 程偉;王錦陽 |
| 地址: | 中國臺灣*** | 國省代碼: | 中國臺灣;71 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 半導體 封裝 制法 | ||
技術領域
本發明涉及一種半導體封裝件及其制法,尤指一種可解決晶圓級半導體封裝晶粒偏移的封裝件及其制法。
背景技術
隨著半導體技術的演進,半導體產品已開發出不同封裝產品型態,而為追求半導體封裝件的輕薄短小,因而發展出一種可提供較充足的表面區域以承載較多的輸入/輸出端(I/O)或焊球的晶圓級封裝(Wafer?Level?Chip?Scale?Package,WL-CSP),且可于半導體芯片上形成線路重布層,并利用重布線(redistribution?layer,RDL)技術重配芯片上的焊墊至所欲位置。
然而,于此種封裝件的制法中,為使加工步驟簡便且良率佳,半導體芯片常需借由一膠體鑲嵌于承載件上。請參閱圖1A至圖1D的現有晶圓級芯片尺寸封裝件的制法剖面示意圖。
如圖1A所示的半導體封裝件的制法中,通過于承載件上10粘貼熱發泡膠帶101,并于該熱發泡膠帶上的預定位置A上設置半導體芯片11,其中,該半導體芯片11具有多個電極墊110。
接著,如圖1B所示,并以壓合機將加熱后的壓合膠膜12壓合于承載件10及熱發泡膠帶101上,并包覆該半導體芯片11。
如圖1C所示移除該承載件10及熱發泡膠帶101,以外露出半導體芯片11及壓合膠膜12。
并如圖1D所示,將具有介電層151、線路層152及保護膜153的線路重布結構15形成于該半導體芯片11及壓合膠膜12之上,并利用該線路重布結構15上的導電盲孔150電性連接該電極墊110及線路層152。然而,如圖1D左所示,壓合機壓合加熱后的壓合膠膜12會產生流動性,沖擊半導體芯片11使其位移并且偏移量超出原預定位置A,進而使該導電盲孔150無法有效電性連接該電極墊110及線路層152,造成產品良率下降。
因此,提供一種能提升對位精準度,進而確保導電盲孔與電極墊間的電性連接品質,并減少工藝成本的半導體封裝件及制法,實為業界待解的重要課題。
發明內容
鑒于上述現有技術的缺陷,本發明的主要目的在于提供一種半導體封裝件及其制法,以避免封裝模壓時半導體的偏移,能有效增加后續工藝的對位精準度,以提升產品良率。
本發明的半導體封裝件,其包括:封裝膠體,其具有相對的頂面及底面;至少一半導體芯片,其嵌埋于該封裝膠體內,該半導體芯片具有相對的作用面、非作用面及與該作用面與非作用面連接的側面,且該半導體芯片的作用面外露出該封裝膠體的底面,其中,該半導體芯片的作用面上還具有多個電極墊;定位件,其形成于該封裝膠體的部分底面上,包覆凸伸出該封裝膠體的底面的該半導體芯片的側面,并外露出該半導體芯片的作用面;以及線路增層結構,其形成于該半導體芯片的作用面及封裝膠體底面上的定位件上。
本發明還提供一種半導體封裝件的制法,其包括:提供一表面上設有至少一半導體芯片的承載件,其中,該半導體芯片具有相對的作用面、非作用面及與該作用面與非作用面連接的側面,且該半導體芯片的作用面借由軟質層貼附于該承載件上;于該半導體芯片的作用面端與承載件的交界處形成定位件,以包覆該半導體芯片的部分側面;于該定位件及該半導體芯片上形成封裝膠體,以使該半導體芯片嵌埋于該封裝膠體中,其中,該封裝膠體具有相對的頂面和與該軟質層同側的底面;移除該承載件與軟質層,以外露出該半導體芯片的作用面與封裝膠體底面上的定位件;以及于該半導體芯片的作用面與定位件上形成線路增層結構。
相比于現有技術,由于本發明的半導體封裝件的制法,借由定位件包裹住半導體芯片后再進行熱壓合,因此該定位件可限制半導體芯片的偏移,以提升后續工藝的對位精準度。
前述半導體封裝件的制法中,于移除該承載件與軟質層之前,還包括于該封裝膠體的頂面設置支撐層,以使該封裝膠體夾置于該支撐層與定位件之間,借以防止封裝件翹曲的發生。
附圖說明
圖1A至圖1D為現有晶圓級芯片尺寸封裝件的制法剖面示意圖;
圖2A至圖2F’為本發明的半導體封裝件的制法剖面示意圖,其中,圖2B’及圖2B”用于顯示本發明的另一制法剖面示意圖,圖2E’及圖2F’用于顯示封裝膠體頂面上未設有支撐層的制法;
圖3至圖3”為本發明的半導體封裝件的一實施例的剖面示意圖,其中,圖3’用于顯示定位件形成于封裝膠體的整個底面上的實施例剖面示意圖,圖3”用于顯示定位件僅形成于半導體芯片的作用面端與承載件的交界處的實施例剖面示意圖;
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于矽品精密工業股份有限公司,未經矽品精密工業股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201210431161.7/2.html,轉載請聲明來源鉆瓜專利網。





