[發明專利]一種半導體器件的制造方法

在審

• 申請號: 201210422157.4
• 申請日: 2012-10-29
• 公開（公告）號: CN103794546A
• 公開（公告）日: 2014-05-14
• 發明（設計）人: 林靜
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L21/8238
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 董巍;高偉

技術領域

本發明涉及半導體制造工藝，具體而言涉及一種改善形成在嵌入式鍺硅層上的帽層質量的方法。

背景技術

在先進的CMOS器件制造工藝中，嵌入式鍺硅工藝經常被采用以提升CMOS器件的PMOS部分的性能。

在PMOS的源/漏區中形成嵌入式鍺硅層的工藝次序為：提供半導體襯底，在所述半導體上形成柵極結構以及柵極結構兩側的側壁結構→在所述側壁結構兩側的半導體襯底中形成凹槽→采用選擇性外延生長工藝在所述凹槽中形成嵌入式鍺硅層→在所述嵌入式鍺硅層上形成一帽層（cap?layer），所述帽層用于在后續的金屬互連之前形成自對準硅化物，同時還可以避免后續工藝造成的鍺硅層應力的釋放。如果所述帽層為單晶硅層，則由于其生長速率很低而造成單位時間內產量的下降，同時由于其表面平整度較差而影響器件的質量；如果所述帽層為硼硅（SiB）層，相對單晶硅層而言，其生長速率加快、表面平整度很好、自身電阻值降低，但是其中的硼原子極易擴散到襯底（尤其是溝道區）中，造成器件性能的下降。

因此，需要提出一種方法，以提高形成在嵌入式鍺硅層上的帽層的質量，從而進一步提升CMOS器件的性能。

發明內容

針對現有技術的不足，本發明提供一種半導體器件的制造方法，包括：提供半導體襯底，所述半導體襯底上形成有柵極結構，在所述柵極結構兩側的半導體襯底中形成∑狀凹槽；在所述∑狀凹槽的底部形成籽晶層；在所述籽晶層上形成嵌入式鍺硅層，以完全填充所述∑狀凹槽；在所述嵌入式鍺硅層上形成SiCB帽層。

進一步，采用先干法蝕刻再濕法蝕刻的工藝形成所述∑狀凹槽。

進一步，所述籽晶層為具有低鍺含量的鍺硅層。

進一步，采用選擇性外延生長工藝形成所述嵌入式鍺硅層。

進一步，采用原位外延生長工藝形成所述SiCB帽層。

進一步，所述SiCB帽層中硼原子的摻雜劑量為5.0×e¹⁴-5.0×e²⁰atom/cm²。

進一步，所述SiCB帽層中碳原子的摻雜劑量為5.0×e¹⁴-5.0×e²⁰atom/cm²。

進一步，所述柵極結構包括依次層疊的柵極介電層、柵極材料層和柵極硬掩蔽層。

進一步，所述柵極結構的兩側形成有緊靠所述柵極結構的偏移間隙壁結構。

進一步，所述偏移間隙壁結構包括至少一層氧化物層和/或至少一層氮化物層。

根據本發明，在所述嵌入式鍺硅層上形成SiCB層作為帽層，其中的碳原子可以減弱硼原子向所述半導體襯底中的擴散，同時，由所述SiCB層構成的帽層可以提高隨后在其上形成的由鎳硅構成的自對準金屬硅化物的穩定性，由此提升器件的電學性能。

附圖說明

本發明的下列附圖在此作為本發明的一部分用于理解本發明。附圖中示出了本發明的實施例及其描述，用來解釋本發明的原理。

附圖中：

圖1A-圖1E為本發明提出的改善形成在嵌入式鍺硅層上的帽層質量的方法的各步驟的示意性剖面圖；

圖2為本發明提出的改善形成在嵌入式鍺硅層上的帽層質量的方法的流程圖。

具體實施方式

在下文的描述中，給出了大量具體的細節以便提供對本發明更為徹底的理解。然而，對于本領域技術人員而言顯而易見的是，本發明可以無需一個或多個這些細節而得以實施。在其他的例子中，為了避免與本發明發生混淆，對于本領域公知的一些技術特征未進行描述。

為了徹底理解本發明，將在下列的描述中提出詳細的步驟，以便闡釋本發明提出的改善形成在嵌入式鍺硅層上的帽層質量的方法。顯然，本發明的施行并不限定于半導體領域的技術人員所熟習的特殊細節。本發明的較佳實施例詳細描述如下，然而除了這些詳細描述外，本發明還可以具有其他實施方式。

應當理解的是，當在本說明書中使用術語“包含”和/或“包括”時，其指明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個或多個其他特征、整體、步驟、操作、元件、組件和/或它們的組合。

下面，參照圖1A-圖1E和圖2來描述本發明提出的改善形成在嵌入式鍺硅層上的帽層質量的方法的詳細步驟。

參照圖1A-圖1E，其中示出了本發明提出的改善形成在嵌入式鍺硅層上的帽層質量的方法的各步驟的示意性剖面圖。