[發(fā)明專利]一種RNS比較器

無效

• 申請?zhí)枺?/td>: 201210418373.1
• 申請日: 2012-10-29
• 公開（公告）號: CN102930097A
• 公開（公告）日: 2013-02-13
• 發(fā)明（設(shè)計）人: 李磊;周璐;周婉婷;劉輝華
• 申請（專利權(quán)）人: 電子科技大學(xué)
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 成都宏順專利代理事務(wù)所(普通合伙) 51227
• 代理人: 周永宏

1.一種RNS比較器，包括：第一n位反相器陣列，模2ⁿ加法器，第二n位反相器陣列，模2ⁿ-1加法器，第一n+1位反相器陣列，模2ⁿ+1加法器，第三n位反相器陣列，第二n+1位反相器陣列，二輸入異或門，第一帶循環(huán)進(jìn)位的進(jìn)位存儲加法器，第二帶循環(huán)進(jìn)位的進(jìn)位存儲加法器，2n位二進(jìn)制加法器，第一運算模塊，第二運算模塊，第一1位反相器，第二1位反相器，二輸入與門；

設(shè)A和B為所述比較器的輸入，其中，A={a1,a2,a3}，B={b1,b2,b3}，a1、a2、b1、b2為n位，a3、b3為n+1位；(A=B)、(A<B)和(A>B)為所述比較器的輸出；

具體連接關(guān)系如下具體連接關(guān)系如下：

所述第一n位反相器陣列的輸入端用于輸入所述RNS比較器的輸入B的對應(yīng)余數(shù)b1，所述第一n位反相器陣列的輸出為

所述模2ⁿ加法器的兩個輸入端分別用于輸入所述RNS比較器的輸入A的對應(yīng)余數(shù)a1和所述第一n位反相器陣列的輸出所述模2ⁿ加法器的進(jìn)位輸入端用于輸入邏輯‘1’，所述模2ⁿ加法器的輸出為d1；

所述第二n位反相器陣列的輸入端用于輸入所述RNS比較器的輸入B的對應(yīng)余數(shù)b2，所述第二n位反相器陣列的輸出為

所述模2ⁿ-1加法器的兩個輸入端分別用于輸入所述RNS比較器的輸入A的對應(yīng)余數(shù)a2和所述第一n位反相器陣列的輸出所述模2ⁿ-1加法器的輸出為d2；

第一n+1位反相器陣列的輸入端用于輸入所述RNS比較器的輸入B的對應(yīng)余數(shù)b3，所述第一n+1位反相器陣列的輸出為

所述模2ⁿ+1加法器的兩個輸入端分別用于輸入所述RNS比較器的輸入A的對應(yīng)余數(shù)a3和所述第一n+1位反相器陣列的輸出所述模2ⁿ+1加法器的進(jìn)位輸入用于輸入邏輯‘1’，所述模2ⁿ+1加法器的輸出為d3；

所述第三n位反相器陣列的輸入端用于輸入模2ⁿ加法器的輸出d2，所述第三n位反相器陣列的輸出為

所述第二n+1位反相器陣列的輸入端用于輸入所述模2ⁿ+1加法器的輸出d3，所述第二n+1位反相器陣列的輸出為

所述二輸入異或門的兩個輸入端分別用于輸入所述模2ⁿ+1加法器的輸出d3的對應(yīng)位d3[n]和d3[0]，所述二輸入異或門的輸出為T；

所述第一帶循環(huán)進(jìn)位的進(jìn)位存儲加法器的輸入端分別用于輸入所述模2ⁿ加法器的輸出d1的對應(yīng)位的組合U、所述第三n位反相器陣列的輸出的對應(yīng)位與邏輯‘1’的組合V、以及所述第二n+1位反相器陣列的輸出的對應(yīng)位與邏輯‘1’的組合-d3，所述第一帶循環(huán)進(jìn)位的進(jìn)位存儲加法器的當(dāng)前位輸出為L1，所述第一帶循環(huán)進(jìn)位的進(jìn)位存儲加法器的進(jìn)位輸出為H1，其中，U＝d1[0]#d1[n-1:0]#d1[n-1:1]，X[u:v]表示X的第v位到第u位對應(yīng)的數(shù)，#為連接符號；

所述第二帶循環(huán)進(jìn)位的進(jìn)位存儲加法器的輸入端分別用于輸入所述第一帶循環(huán)進(jìn)位的進(jìn)位存儲加法器的當(dāng)前位輸出L1和進(jìn)位輸出H1，以及所述模2ⁿ+1加法器的輸出d3的對應(yīng)位與所述二輸入異或門的輸出T的組合W，所述第二帶循環(huán)進(jìn)位的進(jìn)位存儲加法器的當(dāng)前位輸出為L2，所述第二帶循環(huán)進(jìn)位的進(jìn)位存儲加法器的進(jìn)位輸出為H2，其中，

W=T#d3[n-1:1]#T#d3[n-1:1]；

所述2n位二進(jìn)制加法器的輸入端分別用于輸入所述第二帶循環(huán)進(jìn)位的進(jìn)位存儲加法器的當(dāng)前位輸出L2和進(jìn)位輸出H2，所述2n位二進(jìn)制加法器的輸出為S；

所述第一運算模塊的輸入端分別用于輸入所述模2ⁿ加法器的輸出d1，所述模2ⁿ-1加法器的輸出d2和所述模2ⁿ+1加法器的輸出d3，所述第一運算模塊的輸出為(A=B)，其中，第一運算模塊執(zhí)行的運算為：

(A=B)=d1[n-1]+...+d2[0]+d2[n-1]+...+d2[0]+d3[n]+...+d3[0]‾;]]>

所述第二運算模塊的輸入分別用于輸入2n位二進(jìn)制加法器的輸出S和所述模2ⁿ加法器的輸出d1，輸出為(A≤B)，第二運算模塊執(zhí)行的運算為：

(A≤B)=S[2n-1]+S[2n-2]·...·S[0]·d1[n-1]·...·d1[0]‾,]]>其中·為邏輯乘；

所述第一1位反相器的輸入端用于輸入所述第二運算模塊的輸出(A≤B)，所述第一1位反相器的輸出為(A>B)；

所述第二1位反相器的輸入端用于輸入所述第一運算模塊的輸出(A=B)，所述第二1位反相器的輸出為

所述二輸入與門的兩個輸入端分別用于輸入所述第二運算模塊的輸出(A≤B)和所述第二1位反相器的輸出所述二輸入與門的輸出為(A<B)。