[發明專利]半導體硅片的電阻率測試方法及測試結構

在審

• 申請號: 201210414675.1
• 申請日: 2012-10-25
• 公開（公告）號: CN102928669A
• 公開（公告）日: 2013-02-13
• 發明（設計）人: 許丹
• 申請（專利權）人: 上海宏力半導體制造有限公司
• 主分類號: G01R27/02
• 分類號: G01R27/02;H01L23/544
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 鄭瑋

技術領域

本發明涉及半導體制造領域，特別涉及一種半導體硅片的電阻率測試方法和半導體硅片的電阻率測試結構。

背景技術

在半導體制造領域中，裸芯片的電阻率是一個十分關鍵的參數之一，電阻率是否在合格范圍內直接影響了裸芯片的整體性能。裸芯片是通過裸晶片制作而成的，因此，要對裸晶片的電阻率進行測量。如果裸晶片的電阻率在合格的范圍內，則裸芯片也在合格的范圍內；如果裸晶片的電阻率不在合格的范圍內，則裸芯片也不在合格的范圍內。現在技術中，裸晶片的電阻率的測試方法一般采用時域電荷測量。時域電荷測量方法，是將裸晶片放入電阻繪制儀器內，給電阻繪制儀器接通電壓后，通過實時的電壓瞬間突變從而測量并繪制裸晶片的電阻率。現有技術中，裸晶片的電阻率測量一般通過無接觸電阻繪制儀器，即裸晶片與電阻繪制儀器的兩個電極不接觸。例如：化合物半導體裸晶片的電阻率測試，如果電阻繪制儀器的兩個電極直接與裸晶片接觸，加載到電極兩端的電壓，其電壓可能會影響到裸晶片的其它參數變化，因此可能會影響到裸晶片的質量。

因此，現有技術中測量裸芯片的電阻率的缺點在于：是通過對裸晶片的電阻率的測量，判斷裸芯片的電阻率是否能夠達到要求，而不能直接測量裸芯片的電阻率。

發明內容

本發明所要解決的技術問題是，提供了一種半導體硅片的電阻率測試方法，該電阻率測試方法能夠直接測量半導體硅片中裸芯片的電阻率。

為了解決上述技術問題，本發明的技術方案是：首先，在半導體硅片的每一個裸芯片上制作出電阻率測試結構；其次，將電阻繪制儀器的電壓直接加載到所述電阻率測試結構上；然后，采用時域電荷測量方法測量半導體硅片的電阻率。

進一步的，所述電阻率測試結構，包括硅層，在所述硅層下面設置有氧化層，在所述硅層上面設置有介質層，在所述介質層上面設置有金屬層。

本發明半導體硅片的電阻率測試方法，是通過在半導體硅片的裸芯片上制作電阻率測試結構后，將電阻繪制儀器的兩個電極的電壓直接加載到裸芯片的電阻率測試結構上，之后采用時域電荷測試方法測量半導體硅片中裸芯片的電阻率的。

由于所述電阻率測試結構的硅層分別通過介質層和氧化層隔離，則電阻繪制儀器上的電壓可以直接加載到半導體硅片上，即直接加載到半導體硅片的裸芯片上。而實際測量裸芯片的電阻率時，由于介質層與氧化層的隔離作用，而不會影響到裸芯片的其它參數的變化，因此不會影響到裸芯片的質量。

為了解決上述技術問題，本發明所要解決的另一技術問題是：提供一種半導體硅片的電阻率測試結構，包括硅層，所述硅層下面設置有氧化層，所述硅層上面設置有介質層，所述介質層上面設置有至少一層金屬層。

本發明半導體硅片的電阻率測試結構，由于硅層是通過介質層和氧化層隔離，所述電阻繪制儀器的兩個電極端可以直接與所述半導體硅片中的裸芯片點接觸式電路連接。本發明半導體硅片的電阻率測試結構，用于測量半導體硅片的裸芯片的電阻率參數。

附圖說明

圖1是半導體硅片的結構示意圖；

圖2是半導體硅片其中一個裸芯片的電阻率測試結構的俯視圖；

圖3是半導體硅片其中一個裸芯片的電阻率測試結構的主視圖；

圖4是半導體硅片其中一個裸芯片的電阻率測試結構的左視圖。

圖中所示：10、半導體硅片，20、裸芯片，30、電阻率測試結構，31、硅層，32、氧化層，33、介質層，34、金屬層。

具體實施方式

下面結合附圖對本發明作詳細描述：

本發明半導體硅片的電阻率測試方法，請參考圖1、圖2、圖3、圖4，包括以下步驟：

首先，在半導體硅片10的每一個裸芯片20上制作出電阻率測試結構30；

其次，將電阻繪制儀器的電壓直接加載到所述電阻率測試結構30上；

然后，采用時域電荷測量方法測量半導體硅片10的電阻率。

其中，所述電阻率測試結構30，包括硅層31，在所述硅層31下面設置有氧化層32，在所述硅層31上面設置有介質層33，在所述介質層33上面設置有金屬層34。

其中，時域電荷測量（TDCM，Time?Domain?Charge?Measurements）方法，是在半導體硅片中的裸芯片上加載電壓后，通過實時的電壓瞬間突變而測量并繪制半導體硅片中的裸晶片的電阻率。