[發明專利]半導體器件、半導體器件制造方法以及電子器件

有效

• 申請號: 201210410626.0
• 申請日: 2012-10-24
• 公開（公告）號: CN103165556A
• 公開（公告）日: 2013-06-19
• 發明（設計）人: 今純一
• 申請（專利權）人: 富士通株式會社
• 主分類號: H01L23/488
• 分類號: H01L23/488;H01L23/31;H01L23/36;H01L21/60;H01L21/56
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 顧晉偉;全萬志

技術領域

本文中討論的實施方案涉及半導體器件、半導體器件制造方法、以及使用半導體器件的電子器件。

背景技術

由于包括最近的個人數字助理等的電子設備的數字化的持續進步，已經對半導體元件(半導體芯片)要求進一步的多功能和更高的性能。為了滿足這些要求，在半導體芯片制造技術方面已經提升了半導體芯片的元件和配線的尺寸的小型化的同時，在安裝技術方面提升了高集成度。作為其中這樣的高集成度已經被提升的例子，已經已知包括例如其中多個半導體芯片容置在一個封裝件中的多芯片封裝(MCP)或多芯片模塊(MCM)的形式的半導體器件。

而且，在包括半導體元件的半導體器件的制造領域方面，已知使用輔助構件如補強件等的技術，該技術抑制由于用于半導體器件的材料而出現的翹曲等。

日本公開特許公報號7-007134、2004-103955、2010-141173、2003-289120、以及2009-272512為相關技術的示例。

對于這種MCP模式的半導體器件，例如，多個半導體芯片設置在由樹脂等制成的絕緣層內。將包括電連接到多個半導體芯片的布線等的布線層設置在這樣的絕緣層之上。

發明內容

但是，對于這種MCP模式的半導體器件，多個半導體芯片設置在由樹脂等制成的絕緣層內，這可能導致其中待在這些半導體芯片運行時產生的熱量未被充分向外散發的情形。在不能確保預定的散熱性能的情況下，半導體器件的可靠性可能經受例如半導體芯片故障、發生損傷等。

根據本發明的一個方面，半導體器件包括絕緣層、設置在絕緣層內的第一半導體元件和第二半導體元件、具有比絕緣層更高的熱導率并經由絕緣層圍繞第一半導體元件和第二半導體元件的框、以及設置在絕緣層之上并包括電連接第一半導體元件和第二半導體元件的電極的布線層。

附圖說明

圖1是示出半導體器件的一個構造實例的圖；

圖2A至圖2D是示出半導體器件的另一構造實例的圖；

圖3是根據第二實施方案的支承構件制備過程的說明圖；

圖4是根據第二實施方案的框和半導體芯片的一個布置過程的說明圖(部分1)；

圖5是根據第二實施方案的框和半導體芯片的一個布置過程的說明圖(部分2)；

圖6是根據第二實施方案的樹脂設置過程的說明圖；

圖7是根據第二實施方案的背磨(back?grinding)過程的說明圖；

圖8是根據第二實施方案的內置芯片襯底分離過程的說明圖(部分1)；

圖9是根據第二實施方案的內置芯片襯底分離過程的說明圖(部分2)；

圖10是根據第二實施方案的布線層和散熱層形成過程的說明圖；

圖11是根據第二實施方案的劃片過程的說明圖；

圖12是示出另一模式的內置芯片襯底的一個實例的圖(部分1)；

圖13是示出另一模式的內置芯片襯底的一個實例的圖(部分2)；

圖14是示出另一模式的內置芯片襯底中的半導體芯片的傾斜的圖；

圖15是示出半導體芯片的一個布置實例的圖；

圖16是示出電子器件的一個構造實例的圖；

圖17是根據第三實施方案的框和半導體芯片的一個布置過程的說明圖(部分1)；

圖18是根據第三實施方案的框和半導體芯片的一個布置過程的說明圖(部分2)；

圖19是根據第三實施方案的樹脂設置過程的說明圖；

圖20是根據第三實施方案的背磨過程的說明圖；

圖21是根據第三實施方案的內置芯片襯底分離過程的說明圖(部分1)；

圖22是根據第三實施方案的內置芯片襯底分離過程的說明圖(部分2)；

圖23是根據第三實施方案的布線層和散熱層形成過程的說明圖；

圖24是根據第三實施方案的切割過程的說明圖；

圖25是示出根據第三實施方案的框的另一實例的圖(部分1)；

圖26是示出根據第三實施方案的框的另一實例的圖(部分2)；

圖27是示出根據第三實施方案的框的另一實例的圖(部分3)；

圖28是示出根據第三實施方案的框的另一實例的圖(部分4)。

具體實施方式

首先，將描述第一實施方案。

圖1為示出半導體器件的一個構造實例的圖。圖1示意性地示出半導體器件的一個實例的橫截面。