[發明專利]一種上下堆疊的片上系統芯片的制作方法

有效

• 申請號: 201210410099.3
• 申請日: 2012-10-24
• 公開（公告）號: CN102891114A
• 公開（公告）日: 2013-01-23
• 發明（設計）人: 景蔚亮;陳邦明;亢勇
• 申請（專利權）人: 上海新儲集成電路有限公司
• 主分類號: H01L21/98
• 分類號: H01L21/98
• 代理公司: 上海麥其知識產權代理事務所(普通合伙) 31257
• 代理人: 董紅曼

1.一種上下堆疊的片上系統芯片的制作方法，其特征在于，包括：

步驟一：將面積能隨制造工藝尺寸縮小而減小的電路單元實現在第一芯片(1)上，與設置在所述第一芯片(1)上的第一片上系統微控制器標準系統總線(16)連接；

步驟二：將面積不能隨制造工藝尺寸縮小而減小的電路單元實現在第二芯片(2)上，與設置在所述第二芯片(2)上的第二片上系統微控制器標準系統總線(27)連接；

步驟三：通過將所述第一芯片(1)的第一片上系統微控制器標準系統總線(16)與第二芯片(2)的第二片上系統微控制器標準系統總線(27)作為互連管腳進行上下連接，得到片上系統芯片。

2.如權利要求1所述上下堆疊的片上系統芯片的制作方法，其特征在于，所述面積能隨制造工藝尺寸縮小而減小的電路單元包括：靜態數據存儲器(11)、嵌入式非易失性存儲器(12)、中央處理器(13)、圖形處理器(14)、不與所述片上系統芯片對外輸入輸出管腳連接的數字外設模塊(15)。

3.如權利要求1所述上下堆疊的片上系統芯片的制作方法，其特征在于，所述面積不能隨制造工藝尺寸縮小而減小的電路單元包括：模擬外設(21)、電源管理模塊(22)、片上時鐘模塊(23)、片上系統芯片對外輸入輸出管腳(24)、與所述片上系統芯片對外輸入輸出管腳(24)連接的數字外設模塊(25)、中斷管理模塊(26)。

4.如權利要求1所述上下堆疊的片上系統芯片的制作方法，其特征在于，所述第一片上系統微控制器標準系統總線(16)與第二片上系統微控制器標準系統總線(27)是基于不同微控制器內核的微控制器標準系統總線，包括基于ARM內核的AMBA微控制器標準系統總線、基于8051內核的微控制器標準系統總線、基于MIPS內核的OCP微控制器標準系統總線。

5.如權利要求1所述上下堆疊的片上系統芯片的制作方法，其特征在于，所述步驟三中，所述互連管腳采用引線接合互連線或硅通孔連接互連線進行上下連接。

6.如權利要求1所述上下堆疊的片上系統芯片的制作方法，其特征在于，進一步包括：所述片上系統芯片由三個或三個以上的芯片上下堆疊連接；所述三個或三個以上的芯片通過片上系統微控制器標準系統總線作為互連管腳上下連接。