[發明專利]用于三電平功率變換器的疊層母排結構以及功率變換器

有效

• 申請號: 201210403971.1
• 申請日: 2012-10-22
• 公開（公告）號: CN102882385A
• 公開（公告）日: 2013-01-16
• 發明（設計）人: 李巖;甘鴻堅;文森林;應建平
• 申請（專利權）人: 臺達電子工業股份有限公司
• 主分類號: H02M7/00
• 分類號: H02M7/00;H02M7/48
• 代理公司: 隆天國際知識產權代理有限公司 72003
• 代理人: 郝新慧;張浴月

技術領域

本發明涉及一種疊層母排，尤其涉及一種兩層排布的疊層母排結構以及基于該疊層母排的三電平功率變換器。

背景技術

目前，變頻器在工業領域得到了廣泛的應用，并且正在朝著高電壓、大電流、高功率密度、高可靠性以及低成本的方向發展。在高壓變頻領域，變頻器的功率變換部分由于受到半導體器件性能的制約，而普遍采用二極管鉗位三電平拓撲結構來進行功率變換。

圖1為示出了典型的二極管鉗位三電平拓撲結構中的一相電路的電路圖。雖然圖1僅示出了典型的二極管鉗位三電平拓撲結構中的一相電路，但對于三相二極管鉗位三電平拓撲結構而言，其余兩相電路具有與圖1所示的電路相同的特征。在圖1中，S₁、S₂、S₃、S₄為可控型半導體開關器件，分別與S₁、S₂、S₃、S₄相并聯的FWD₁、FWD₂、FWD₃、FWD₄為續流二極管，D₁、D₂為中點鉗位二極管，C₁為上橋臂母線電容，C₂為下橋臂母線電容，P為正直流母線，N為負直流母線，NP為中點母線，AC為交流輸入輸出母線。

如圖1所示，這種二極管鉗位三電平拓撲結構的特點在于使每支半導體器件的工作電壓減半，但是和兩電平拓撲結構相比，變頻器的功率單元所包含的半導體器件數量增多，同時結構也變得更加復雜。增多的半器件數量和鏈接復雜度使得功率單元的線路寄生電感不能再被忽略。特別是，在目前半導體器件開關速度日益加快并且額定電流日益增大，寄生電感會在半導體器件正常關斷或者短路故障關斷時感應出較大的電壓，這會增加半導體器件瞬間的電氣應力，從而降低了可靠性，甚至會導致半導體器件的損壞。因此，變頻器功率單元結構的合理布局以減小寄生電感顯得格外重要。

圖2A-圖2C為示出了現有技術的二極管鉗位三電平拓撲結構用于減小寄生電感的感應電壓對半導體器件影響所采用方法的示例的電路圖。

如圖2A-2C所示，現有技術中減小二極管鉗位三電平拓撲結構中的寄生電感的感應電壓對半導體器件影響所采用的方法為在半導體開關器件兩側并聯Snubber電路（鉗位電路），典型的拓撲有R、RC、RCD等。在可控型半導體器件S₁關斷時，寄生電感上的能量會被鉗位電路中的儲能元件吸收，從而抑制住了此時S₁兩側的電壓。雖然使用鉗位電路的這種方法可簡單有效地減小這種影響，但是在半導體器件S₁下次導通時，鉗位電路之前所吸收的能量會通過半導體器件S₁釋放，這會給半導體器件帶來了額外的開通損耗，使半導體器件的動態性能惡化。另外，由于上述方法額外增加了高壓器件，因而會帶來變流器的失效率增加，功率密度降低以及成本提高等缺點。

目前，另一種降低這種寄生電感的方式是功率變換部分中的連接和引線以疊層母排的方式來實施。疊層母排具有寄生電感小，同時能有效抑制EMI（電磁干擾）等優點，較好的解決了上述問題，因此在大功率變頻領域得到了廣泛的應用。

為減小寄生電感，在設計疊層母排時可使流過各層導體的電流呈鏡像對稱，這種對稱度越高，導體內部電流回路的面積就會越小，在磁通密度一定的情況下磁通量就越小，因此寄生電感也越小。雖然疊層母排中由于疊層的原因而使得各層導體之間的電流回路所產生的寄生電感值非常小，其可以被近似忽略，但是現有技術中的疊層母排依然存在其它問題。例如，特別是在二極管鉗位三電平電路結構中，由于元件的個數增多，并且元件本身的面積增大，往往需要多層疊層母排才能實現這樣復雜的電氣連接，同時制作這種多層疊層母排的加工成本會很高。此外，隨著母排層數的增加，寄生電感本可以近似忽略的部分也隨著疊層母排之間的絕緣層厚度的增加而增大，疊層母排中層與層之間的絕緣處理也較為復雜。