[發明專利]一種半導體器件的制造方法

有效

• 申請號: 201210398960.9
• 申請日: 2012-10-18
• 公開（公告）號: CN103779277B
• 公開（公告）日: 2017-06-13
• 發明（設計）人: 卜偉海;謝欣云;俞少峰
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/8238
• 分類號: H01L21/8238
• 代理公司: 北京市磐華律師事務所11336
• 代理人: 董巍,高偉

1.一種半導體器件的制造方法，其特征在于，所述方法包括：

步驟S101：提供半導體襯底，所述半導體襯底包括NMOS區和PMOS區，所述NMOS區包括NMOS的柵極結構，所述PMOS區包括PMOS的柵極結構；

步驟S102：在所述半導體襯底上形成一層保護層，所述保護層覆蓋整個所述的半導體襯底；

步驟S103：刻蝕所述保護層位于所述PMOS區的部分以形成所述PMOS的柵極側壁；

步驟S104：在所述PMOS的柵極結構兩側的半導體襯底上刻蝕出凹槽；

步驟S105：在所述凹槽中形成鍺硅層；

步驟S106：刻蝕所述保護層位于所述NMOS區的部分以形成所述NMOS的柵極側壁；

步驟S107：以所述NMOS的柵極側壁和所述PMOS的柵極側壁為掩膜，在所述半導體襯底的所述NMOS的源區和漏區以及所述PMOS的源區和漏區，同時分別形成一層高于所述半導體襯底的硅材料，以同時形成所述NMOS的抬升的源極和漏極以及所述PMOS的抬升的源極和漏極。

2.如權利要求1所述的半導體器件的制造方法，其特征在于，在所述步驟S101中，所述半導體襯底還包括I/O區，所述I/O區包括I/O區的晶體管的柵極結構。

3.如權利要求1所述的半導體器件的制造方法，其特征在于，所述形成硅材料的方法為外延生長法。

4.如權利要求1所述的半導體器件的制造方法，其特征在于，所述硅材料的厚度為8～30nm。

5.如權利要求1或2所述的半導體器件的制造方法，其特征在于，所述步驟S102包括：在所述半導體襯底上沉積一層氧化硅薄膜，然后在所述氧化硅薄膜上沉積一層氮化硅薄膜，以形成所述保護層。

6.如權利要求1或2所述的半導體器件的制造方法，其特征在于，所述步驟S103包括：

在所述半導體襯底上形成第一圖形化的光刻膠，其中，所述第一圖形化的光刻膠覆蓋所述半導體襯底除所述PMOS區以外的區域；

以所述第一圖形化的光刻膠為掩膜，刻蝕所述保護層未被所述光刻膠覆蓋的部分，形成所述PMOS的柵極側壁。

7.如權利要求1或2所述的半導體器件的制造方法，其特征在于，所述步驟S104采用的方法為：先干法刻蝕，再濕法刻蝕。

8.如權利要求1或2所述的半導體器件的制造方法，其特征在于，所述步驟S105中形成鍺硅層的方法為外延生長法。

9.如權利要求1或2所述的半導體器件的制造方法，其特征在于，所述步驟S106包括：

在所述半導體襯底上形成第二圖形化的光刻膠，其中，所述第二圖形化的光刻膠覆蓋所述半導體襯底除所述NMOS區以外的區域；

以所述第二圖形化的光刻膠為掩膜，刻蝕所述保護層未被所述光刻膠覆蓋的部分，形成NMOS的柵極側壁。

10.如權利要求1或2所述的半導體器件的制造方法，其特征在于，在所述步驟S103與所述步驟S104之間還包括：對所述半導體襯底進行表面處理的步驟。

11.如權利要求1所述的半導體器件的制造方法，其特征在于，所述半導體襯底的所述NMOS的柵極結構和所述PMOS的柵極結構均為多晶硅柵極結構，所述多晶硅柵極結構包括多晶硅柵極和位于所述多晶硅柵極上方的柵極硬掩膜。

12.如權利要求2所述的半導體器件的制造方法，其特征在于，在所述步驟S107之后還包括步驟S108：刻蝕所述保護層位于所述I/O區的部分以形成所述I/O區的晶體管的柵極側壁。

13.如權利要求12所述的半導體器件的制造方法，其特征在于，所述步驟S108包括：

在所述半導體襯底上形成第三圖形化的光刻膠，其中，所述第三圖形化的光刻膠覆蓋所述半導體襯底除所述I/O區以外的區域；

以所述第三圖形化的光刻膠為掩膜，刻蝕所述保護層未被所述光刻膠覆蓋的部分，形成I/O區的晶體管的柵極側壁。

14.如權利要求2所述的半導體器件的制造方法，其特征在于，所述半導體襯底的所述NMOS的柵極結構、所述PMOS的柵極結構以及所述I/O區的晶體管的柵極結構均為多晶硅柵極結構，所述多晶硅柵極結構包括多晶硅柵極和位于所述多晶硅柵極上方的柵極硬掩膜。