[發明專利]頻率反饋環形振蕩器

在審

• 申請號: 201210390930.3
• 申請日: 2012-10-15
• 公開（公告）號: CN103731098A
• 公開（公告）日: 2014-04-16
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 北京門馬科技有限公司
• 主分類號: H03B5/04
• 分類號: H03B5/04;H03L7/099
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種頻率反饋的環形振蕩器，包括：

包含輸出信號頻率反饋的電流源控制單元，其連接輸出時鐘信號CLK，并將振蕩頻率轉換成電壓信號，與第一基準電壓比較產生至少一個電流源控制信號；和

多組環狀串聯的延遲單元，每個延遲單元連接前一級的輸出信號并延遲一定時間后輸出延遲信號；

其中，每級延遲單元連接所述電流源控制信號，并由所述電流源控制信號來控制所述每個延遲單元的電流，來決定所述每個延遲單元的延遲時間。

2.如權利要求1所述的環形振蕩器，其中，所述電流源控制單元包括：

頻率轉電壓電路，其輸入端連接時鐘信號CLK，輸出端輸出反饋電壓信號；

運算放大器，其正輸入端連接所述第一基準電壓，其負輸入端連接來自所述頻率轉電壓電路的反饋電壓信號，所述運算放大器的輸出端輸出第一電流源控制信號；

偏置單元，其連接所述第一電流源控制信號，并輸出第二電流源控制信號。

3.如權利要求2所述的環形振蕩器，其中，所述頻率轉電壓電路包括：

時序邏輯電路，其輸入端連接時鐘信號CLK，輸出端輸出以下8個時序邏輯信號：SW0,SW1,SW2,SW3,SW4,SW5,SW6,SW7；

開關電容電路，其輸入來自所述時序邏輯電路的所述8個時序邏輯信號，以及基準電流源控制信號Iref，輸出為所述反饋電壓信號Vout。

4.如權利要求3所述的環形振蕩器，其中，所述時序邏輯電路包括：

第一非門，其輸入端子連接所述時鐘信號CLK；

第一D觸發器，其輸入時鐘端子連接所述時鐘信號CLK，D1輸入端子與反向輸出的-Q1端子相連接；

第二D觸發器，其輸入時鐘端子連接所述第一非門的輸出端子，D2輸入端子與反向輸出的-Q2端子相連接；

第一緩沖單元，其輸入端連接所述第一D觸發器的正向輸出端子Q1，輸出端為SW0信號；

第二非門，其輸入端子連接所述第一緩沖單元的輸出端，輸出端為SW1信號；

第二緩沖單元，其輸入端連接所述第二D觸發器的正向輸出端子Q2，輸出端為SW2信號；

第三非門，其輸入端子連接所述第二緩沖單元的輸出端，輸出端為SW3信號；

第三緩沖單元，其輸入端連接所述第一D觸發器的正向輸出端子Q1；

第四非門，其輸入端連接所述第二D觸發器的正向輸出端子Q2；

第四緩沖單元，其輸入端連接所述第二D觸發器的正向輸出端子Q2；

第五緩沖單元，其輸入端連接所述第一D觸發器的正向輸出端子Q1；

第五非門，其輸入端連接所述第五緩沖單元的輸出端；

第六非門，其輸入端連接所述第一D觸發器的正向輸出端子Q1；

第六緩沖單元，其輸入端連接所述第二D觸發器的正向輸出端子Q2；

第七非門，其輸入端連接所述第六緩沖單元的輸出端；

第一與非門，其兩個輸入端分別連接所述第三緩沖單元的輸出端和所述第四非門的輸出端；

第二與非門，其兩個輸入端分別連接所述第一D觸發器的正向輸出端子Q1和所述第四緩沖單元的輸出端；

第三與非門，其兩個輸入端分別連接所述第五非門的輸出端和所述第二D觸發器的正向輸出端Q2；

第四與非門，其兩個輸入端分別連接所述第六非門的輸出端和所述第七非門的輸出端；

第八非門，其輸入端連接所述第一與非門的輸出端，輸出端為SW4信號；

第九非門，其輸入端連接所述第二與非門的輸出端，輸出端為SW5信號；

第十非門，其輸入端連接所述第三與非門的輸出端，輸出端為SW6信號；

第十一非門，其輸入端連接所述第四與非門的輸出端，輸出端為SW7信號。

5.如權利要求4所述的環形振蕩器，其中，所述第一、第二D觸發器是相同的D觸發器，其中所述第一、第二、第三、第四、第五、第六、第七、第八、第九、第十、第十一非門都是相同的非門，其中所述第三、第四、第五、第六緩沖單元都是相同的緩沖單元，其中所述第一、第二緩沖單元都是相同的緩沖單元，并且所述第一、第二緩沖單元的緩沖時間是所述第三緩沖單元的一半，其中所述第一、第二、第三、第四與非門都是相同的與非門。