[發明專利]硅控整流器

有效

• 申請號: 201210390562.2
• 申請日: 2012-10-15
• 公開（公告）號: CN103730458A
• 公開（公告）日: 2014-04-16
• 發明（設計）人: 蘇慶;鄧樟鵬;王邦麟
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L29/74
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 丁紀鐵

技術領域

本發明涉及集成電路領域，特別是涉及一種硅控整流器。

背景技術

集成電路領域中常采用硅控整流器（SCR）或金屬-氧化物-半導體場效應管（MOSFET）作為靜電保護器件。在實際應用中，硅控整流器比金屬-氧化物-半導體場效應管有著更強的靜電泄放能力，在同等條件下，硅控整流器結構的靜電泄放能力是MOSFET的5～7倍。如圖1所示，一種常用硅控整流器結構的剖面結構，該器件中寄生NPN和PNP管組成的等效電路圖如圖2所示。但是由于硅控整流器較低的驟回電壓，在硅控整流器開啟后容易讓電路發生瞬態閂鎖效應，導致靜電保護電路失效，造成損失。

發明內容

本發明要解決的技術問題是提供一種硅控整流器與現有的硅控整流器想比較具有較高的驟回電壓，能調節靜電保護的觸發電壓，能提高硅控整流器開啟后過低的驟回電壓，能避免瞬態閂鎖效應的發生。

為解決上述技術問題，本發明的硅控整流器，包括：

深N阱上部順序并列排布有N阱和P阱，所述P阱中還具有隔離N阱將P阱分為兩部分第一P阱和第二P阱；

所述N阱、第一P阱上部形成有N+擴散區和P+擴散區；

所述第二P阱上部形成有兩個N+擴散區，第二P阱上方具有一多晶硅層，形成一NMOS；

所述隔離N阱上部形成有N+擴散區；

所述N阱中的N+擴散區和P+擴散區與隔離N阱中的N+擴散區相連接靜電端；

所述第一P阱中的N+擴散區與所述NMOS漏極、柵極相連通過電阻接地，所述NMOS源極和第一P阱的P+擴散區接地。

其中，所述電阻阻值范圍是10歐姆至30000歐姆。

其中，所述第一P阱中的N+擴散區與所述NMOS漏極、柵極相連通過電容接地。

本發明硅控整流器其觸發電壓由硅控整流器的開啟電壓決定，其驟回電壓由低壓NMOS管和硅控整流器的驟回電壓之和決定。

當有ESD電流從靜電端進入本發明的硅控整流器時，電壓上升到使得N阱/P阱結發生反向擊穿，電流從靜電端流經N阱等效電阻Rnw和P阱等效電阻Rpw到地端。該電流通路會拉低N阱的電位和抬高P阱的電位來開啟硅控整流器。硅控整流器的P阱中N+擴散區因為通過電阻Rg連接至接地端，在開啟前處于地電位，所以本發明的開啟電壓由硅控整流器結構決定。在硅控整流器開啟時，硅控整流器所承受的壓降瞬間降低，大部分壓降會降落在第二P阱上部形成的NMOS上。由于NMOS柵極與漏極相接，使得該NMOS的寄生三極管NPN（由NMOS的漏極N+擴散區為集電極，NMOS下方的P阱形成基極，NMOS的源極N+擴散區為發射極）極易被觸發開啟，所以在硅控整流器被開啟后，NMOS漏極的高壓會使得NMOS被觸發開啟，泄放靜電電流；這時的驟回電壓就是硅控整流器的驟回電壓與NMOS的寄生NPN的驟回電壓之和。NMOS的驟回電壓一般在7V左右，因此，本發明能提高硅控整流器開啟后過低的驟回電壓，有效避免瞬態閂鎖效應的發生。

附圖說明

下面結合附圖與具體實施方式對本發明作進一步詳細的說明：

圖1是一種現有硅控整流器的結構示意圖。

圖2是圖1硅控整流器的等效電路圖。

圖3是本發明硅控整流器一實施例的結構示意圖。

圖4是圖3硅控整流器的等效電路圖。

附圖標記說明

P+是P+擴散區

N+是N+擴散區

PW是P阱

NW是N阱

DNW是深N阱

Rpw、Rnw是等效電阻

Vbp、Vbn是電壓

Rg是電阻

G是多晶硅層，即NMOS的柵極。

具體實施方式

如圖3所示，本發明硅控整流器的一實施例，包括：

深N阱DNW上部順序并列排布有N阱NW和P阱PW，所述P阱PW中還具有隔離N阱NWI將P阱PW分為兩部分第一P阱PWA和第二P阱PWB；

所述N阱NW、第一P阱PWA上部形成有N+擴散區N+和P+擴散區P+；

所述第二P阱PWB上部形成有兩個N+擴散區N+，第二P阱上方具有一多晶硅層G，形成一NMOS；

所述隔離N阱上部形成有N+擴散區N+；

所述N阱中的N+擴散區N+和P+擴散區P+與隔離N阱NWI中的N+擴散區N+相連接靜電端；