[發明專利]固體攝像裝置以及攝像裝置

在審

• 申請號: 201210389824.3
• 申請日: 2012-10-15
• 公開（公告）號: CN103067674A
• 公開（公告）日: 2013-04-24
• 發明（設計）人: 竹本良章
• 申請（專利權）人: 奧林巴斯株式會社
• 主分類號: H04N5/374
• 分類號: H04N5/374;H04N5/378;H04N5/225;H01L27/146
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 李輝;于英慧

技術領域

本發明涉及固體攝像裝置以及攝像裝置。

背景技術

近年來，普遍廣泛普及了攝像機或電子靜態照相機等。在這些照相機中使用CCD（Charge?Coupled?Device：電荷耦合器）型或放大型的固體攝像裝置。放大型的固體攝像裝置將供光入射的像素的光電轉換元件所生成并積蓄的信號電荷引導至在像素中設置的放大部，并從像素輸出放大部所放大的信號。在放大型的固體攝像裝置中，二維矩陣狀地配置有多個這樣的像素。在放大型的固體攝像裝置中例如具有采用CMOS（Complementary?Metal?Oxide?Semiconductor：互補金屬氧化物半導體）晶體管的CMOS型固體攝像裝置等。

目前，一般的CMOS型固體攝像裝置采用針對每行依次讀出二維矩陣狀排列的各個像素的光電轉換元件所生成的信號電荷的方式。在此方式中，根據信號電荷讀出的開始與結束來決定各個像素的光電轉換元件的曝光定時，所以曝光的定時依據每行而不同。因此，當采用這樣的CMOS型固體攝像裝置對運動快的被攝體進行攝像時，在所攝像的圖像內被攝體失真。該被攝體失真可通過高速驅動像素來進行降低。但是，由于布線電阻或布線間電容，在像素的高速驅動上也開始出現極限。

另外，為了消除該被攝體的失真，提出了實現信號電荷積蓄的同時性的同時攝像功能（全局快門功能）。另外，具有全局快門功能的CMOS型固體攝像裝置的用途正在變多。在具有全局快門功能的CMOS型固體攝像裝置中，通常為了在進行讀出之前預先積蓄光電轉換元件所生成的信號電荷，而需要具有帶遮光性的積蓄電容部。

這樣的現有CMOS型固體攝像裝置在同時曝光全部像素之后，將各光電轉換元件所生成的信號電荷在全部像素同時傳送到各個積蓄電容部進行暫時積蓄，在規定的讀出定時將該信號電荷依次轉換為像素信號并讀出。

但是，在現有的具備全局快門功能的CMOS型固體攝像裝置中，必需在同一基板的同一平面上制作光電轉換元件與積蓄電容部，從而無法避免芯片面積的增大。此外還具有如下這樣的問題：在讀出積蓄電容部所積蓄的信號電荷之前的待機期間中，由于光引起的噪聲或積蓄電容部所產生的漏電流（暗電流）引起的噪聲而導致信號的品質劣化。

在日本特開2006-49361號公報中公開了如下這樣的固體攝像裝置，該固體攝像裝置利用微型凸點來連接針對每個單位元件在布線層側形成有微型焊盤的MOS圖像傳感器芯片和在與MOS圖像傳感器芯片的微型焊盤對應的位置的布線層側形成有微型焊盤的信號處理芯片。另外，在日本特開2010-225927號公報中還公開了如下這樣的固體攝像元件，該固體攝像元件通過由在信號處理芯片上設置的控制電路驅動MOS圖像傳感器芯片，來實現確保同時性的高速驅動，并使像素不均降低。

在內窺鏡或移動電話這樣要求設備小型化的裝置中，要求固體攝像元件的芯片面積（平面積、芯片尺寸）小。但是，在現有的MOS型固體攝像元件中，當從光入射的面垂直觀察時在像素區域的周邊設置有驅動電路或讀出電路等控制電路。因此，在MOS型固體攝像元件中具有像素區域相對于芯片面積所占的面積比率無法接近100%這樣的問題。

發明內容

本發明提供可進一步提高像素區域相對于芯片面積所占的面積比率的MOS型固體攝像元件。

根據本發明的第1方式，固體攝像裝置中第1基板至第n（n是2以上的整數）基板經由連接部電連接并且層疊。第m（m是1以上n以下的整數）基板具備具有像素的像素區域，該像素包含光電轉換元件。上述第m基板以外的其它基板具備驅動電路，該驅動電路具有用于驅動上述像素的電路要素。在上述其它基板的區域中與上述像素區域在垂直方向上重疊的重疊區域內，配置上述驅動電路的至少一部分。

上述驅動電路可以是垂直掃描電路。

上述垂直掃描電路可包含以驅動全部上述像素所需的數量在垂直方向上排列的單位電路，將上述垂直掃描電路分割為多個垂直電路塊進行配置。

上述分割配置的垂直電路塊彼此間可在水平和垂直方向的至少一方向錯開地配置。

上述分割配置的垂直電路塊彼此間可以以相互不重疊的方式錯開地配置。

上述分割配置的垂直電路塊彼此間可以被配置為從水平方向觀察處于一部分重疊的位置關系。

上述多個垂直電路塊可配置為包含在上述重疊區域內。

在上述重疊區域中沒有配置上述垂直電路塊的位置，可設置有貫通上述基板的基板貫通電極。

在上述第1基板至上述第n基板的至少1個基板上可設置有貫通該基板的基板貫通電極。