[發明專利]基于TSV的三維集成電路的片上網絡的拓撲架構、路由方法

有效

• 申請號: 201210380255.6
• 申請日: 2012-10-09
• 公開（公告）號: CN102882783A
• 公開（公告）日: 2013-01-16
• 發明（設計）人: 王琴;謝憬;蘆杰亮;徐亦成
• 申請（專利權）人: 上海交通大學
• 主分類號: H04L12/715
• 分類號: H04L12/715
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 鄭瑋

技術領域

本發明涉及一種三維集成電路的片上網絡的拓撲架構及路由方法，特別是涉及一種基于TSV（Through?Silicon?Via，直通晶硅穿孔）的三維集成電路的片上網絡的拓撲架構及路由方法。

背景技術

在摩爾定律驅動下，為了繼續增強集成電路芯片的性能，設計師們開始將不同功能的模塊集中在同一塊芯片上，從而形成了片上系統（System?on?Chip，SoC）的結構，21世紀以來，集成電路制造工藝技術水平持續快速發展，使得集成電路中晶體管的特征尺寸進入了納米級，單個芯片上集成的知識產權核（Intellectual?Property，IP）數量也在快速增多，數量眾多的IP核集成到單個芯片上能夠使得其實現的功能更加強大，但是也給IP核之間的互聯提出了更多的問題與挑戰。IP核的增多使得傳統SoC所采用的基于共享總線的通信方式趨于通信瓶頸，其擴展性差的特點已經滿足不了未來的設計需求。片上網絡（Network?on?Chip，NoC）能滿足眾多IP的通信互聯，成為發展的方向。

同時，三維集成技術使得集成電路擁有更高的IP核密度、更高的帶寬、更低的功耗以及更小的體積。但是高集成度帶來的高功耗密度以及制造工藝的復雜化的結果就是系統的可靠性將會顯著下降。因此，實有必要提出一種技術手段，以提高3D-IC的可靠性。

發明內容

為克服上述現有技術存在的不足，本發明之目的在于提供一種基于TSV的三維集成電路的片上網絡的拓撲結構及路由方法，實現了一種符合當前TSV技術參數的NoC三維拓撲結構，并基于該架構，實現了基于確定性XY路由算法的拓展路由方法，提高了系統的可靠性。

為達上述及其它目的，本發明提供一種基于TSV的三維集成電路的片上網絡的拓撲架構，該架構至少包括一TSV通信節點及多個普通路由節點，該TSV通信節點掛載TSV縱向通信系統，該普通路由節點掛載該片上網絡系統所需的IP核資源，該多個普通路由節點包圍該TSV通信節點。

進一步地，該普通路由節點與該TSV通信節點的比值不低于8：1。

進一步地，該架構為九宮格架構。

為達到上述及其他目的，本發明還提供一種基于TSV的三維集成電路的片上網絡的拓撲架構的路由方法，包括如下步驟：

各路由判定是否需要進行層間路由通信；

若需要進行層間路由通信，則將數據包轉發到最近的TSV通信節點上；以及

若目的節點和當前節點在同一層上，則按照最簡單的維序XY路由進行層內路由轉發。

進一步地，TSV通信節點的路由方法包括如下步驟：

判斷是否是進行層間通信；

若是，則轉入網絡接口，否則進行層內通信路由。

進一步地，與該TSV通信節點直接相連的普通通信節點的路由方法包括如下步驟：

判斷是否是進行層間通信；

若是，則轉向預設節點方向，否則進行層內通信路由。

與該TSV通信節點斜向相連的普通通信節點的路由方法包括如下步驟：

判斷是否是進行層間通信；

若是則判斷是否進行容錯路由，若否，則進行層內通信路由；

若進行容錯路由，則轉向相鄰層間通信節點方向，否則，轉向預設節點方向。

進一步地，該容錯路由分為角節點、邊節點和中間節點出錯三種情況。

進一步地，該角節點的容錯路徑為其相鄰節點到斜向節點的路徑。

進一步地，該邊節點的容錯路徑為其相鄰節點經斜向節點到相鄰節點的路徑。

進一步地，該中間結點的容錯路由采用禁止轉向技術，令最右上角的節點轉向功能喪失，該中間節點只能東西或南北向進行數據轉發。

與現有技術相比，本發明一種基于TSV的三維集成電路的片上網絡的拓撲結構及路由方法，通過設計九宮格的拓撲架構，并基于該架構，設計了基于確定性XY路由算法的拓展路由方法，實現了一種符合當前TSV技術參數的NoC三維拓撲結構模型，另外，由于NoC的集成度較高，路由器一旦出錯將會導致整片芯片報廢，本發明還對這種結構的重構容錯路由算法進行了設計，通過對TSV通信節點和普通IP核節點的分別容錯，能夠完全地解決單個路由節點發生故障而導致無法工作的問題。

附圖說明

圖1為本發明中含有TSV縱向通信節點的結構示意圖；

圖2為本發明之基于TSV的三維集成電路的片上網絡的拓撲架構示意圖；

圖3為本發明一種基于TSV的三維集成電路的片上網絡的拓撲結構的路由方法的步驟流程圖；