[發(fā)明專利]晶體管的形成方法

有效

• 申請?zhí)枺?/td>: 201210378716.6
• 申請日: 2012-09-29
• 公開（公告）號: CN103715089A
• 公開（公告）日: 2014-04-09
• 發(fā)明（設計）人: 隋運奇;李鳳蓮
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

技術領域

本發(fā)明涉及半導體制造技術領域，尤其涉及一種晶體管的形成方法。

背景技術

晶體管作為最基本的半導體器件目前正被廣泛應用，隨著半導體器件的元件密度和集成度的提高，晶體管的柵極尺寸變得比以往更短；然而，晶體管的柵極尺寸變短會使晶體管產生短溝道效應，進而產生漏電流，最終影響半導體器件的電學性能。目前，現(xiàn)有技術主要通過提高晶體管溝道區(qū)的應力，以提高載流子遷移，進而提高晶體管的驅動電流，減少晶體管中的漏電流。

現(xiàn)有技術提高晶體管溝道區(qū)的應力的方法為，在晶體管的源/漏區(qū)形成應力層，其中，PMOS晶體管的應力層的材料為硅鍺（SiGe），硅和硅鍺之間因晶格失配形成的壓應力，從而提高PMOS晶體管的性能；NMOS晶體管的應力層的材料為碳化硅（SiC），硅和碳化硅之間因晶格失配形成的拉應力，從而提高NMOS晶體管的性能。

現(xiàn)有技術具有應力層的晶體管形成過程的剖面結構示意圖，如圖1至圖3所示，包括：

請參考圖1，提供半導體襯底10，所述半導體襯底10表面具有柵極結構11。

請參考圖2，在所述柵極結構11兩側的半導體襯底10內形成開口12，所述開口12的側壁與半導體襯底10的表面構成“Σ”（西格瑪，Sigma）形。

請參考圖3，在所述開口12內形成應力層13，所述應力層13的材料為硅鍺或碳化硅。

然而，現(xiàn)有技術所形成的具有應力層的晶體管的漏電流顯效較為明顯，晶體管的性能不良。

更多晶體管的形成方法請參考公開號為US?2011/0256681?A1的美國專利文件。

發(fā)明內容

本發(fā)明解決的問題是提供一種晶體管的形成方法，減少所形成的具有應應力層的晶體管的漏電流。

為解決上述問題，本發(fā)明提供一種晶體管的形成方法，包括：提供半導體襯底，所述半導體襯底表面具有柵極結構；以所述柵極結構為掩膜，在所述柵極結構兩側的半導體襯底內形成開口；在所述開口的底部表面、以及靠近底部的部分側壁表面形成摻雜材料層，所述摻雜材料層暴露出所述開口靠近半導體襯底表面的部分側壁表面，所述摻雜材料層內含有摻雜離子；對所述摻雜材料層進行熱退火，使所述摻雜材料層中的摻雜離子自所述開口的底部、和靠近底部的部分側壁表面擴散入半導體襯底內，在所述開口內由所述摻雜材料層覆蓋的半導體襯底表面形成摻雜層；在所述熱退火工藝之后，去除剩余的摻雜材料層；在去除剩余的摻雜材料層之后，在所述開口內形成應力層。

可選地，所述摻雜離子為p型離子或n型離子，所述p型離子包括硼離子或銦離子，所述n型離子包括磷離子或砷離子。

可選地，所述摻雜材料層的厚度等于或小于5納米，材料包括含有p型離子的分子、或含有n型離子的分子。

可選地，所述摻雜材料層內摻雜離子的濃度為10¹⁵原子/立方厘米-10²¹原子/立方厘米。

可選地，所述摻雜材料層的形成工藝為磁控濺射工藝。

可選地，所述磁控濺射工藝的氣壓為0.1帕-10帕，電源頻率30兆赫茲-40兆赫茲，功率密度為1瓦/平方厘米-40瓦/平方厘米，加速電壓為300伏-400伏，濺射氣體為氬氣或氧氣。

可選地，所述熱退火為激光熱退火、尖峰退火或高溫退火，所述熱退火的溫度為600攝氏度-1500攝氏度，時間為20秒-80秒。

可選地，所述去除剩余的摻雜材料層的工藝為濕法刻蝕或干法刻蝕工藝。

可選地，所述開口的形狀為“U”形或“Σ”形。

可選地，所述開口的形狀為“U”形時，所述開口的形成工藝為：以柵極結構為掩膜，采用各向異性的干法刻蝕工藝在柵極結構兩側的半導體襯底內形成開口，所述開口的側壁和底部平整，使所述開口呈“U”形。

可選地，所述開口的形狀為“Σ”形時，所述開口的形成工藝為：以柵極結構為掩膜，采用各向異性的干法刻蝕工藝在柵極結構兩側的半導體襯底內形成開口，所述開口的側壁與半導體襯底表面垂直；采用各向異性的濕法刻蝕工藝刻蝕所述開口，使所述開口的側壁向半導體襯底內延伸，使所述開口的側壁與半導體襯底的表面呈“Σ”形。

可選地，所述應力層的材料為硅鍺或碳化硅，形成工藝為選擇性外延沉積工藝。

可選地，所述柵極結構包括：位于半導體襯底表面的柵介質層，位于所述柵介質層表面的柵電極層，以及位于所述柵介質層和柵電極層兩側的側墻。

可選地，所述柵介質層的材料為氧化硅時，所述柵電極層的材料為多晶硅。