[發(fā)明專利]一種低功耗高可靠性上電復(fù)位電路

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 201210374511.0
• 申請(qǐng)日: 2012-09-27
• 公開(kāi)（公告）號(hào): CN102882497A
• 公開(kāi)（公告）日: 2013-01-16
• 發(fā)明（設(shè)計(jì)）人: 寧寧;王成碧;胡勇;李天柱;趙思源;李華省;吳霜毅
• 申請(qǐng)（專利權(quán)）人: 電子科技大學(xué)
• 主分類號(hào): H03K17/22
• 分類號(hào): H03K17/22;H03K17/28
• 代理公司: 成都科海專利事務(wù)有限責(zé)任公司 51202
• 代理人: 盛明潔

1.一種低功耗高可靠性上電復(fù)位電路，包含電源檢測(cè)電路，延遲電路以及異或電路，其特征在于：

電源檢測(cè)電路：采用PMOS晶體管、NMOS晶體管和帶施密特功能反相器INV1構(gòu)成，用基于MOS管的閾值電壓對(duì)電源進(jìn)行檢測(cè)，當(dāng)電源電壓超過(guò)一定值后，開(kāi)啟偶接于電源電壓和電容之間的MOS管，對(duì)電容進(jìn)行充電，當(dāng)電容電壓達(dá)到一定值，帶施密特功能反相器輸出下降沿的階躍信號(hào)；

延遲電路：由延遲單元(Delay1)和延遲單元(Delay2)構(gòu)成，對(duì)電源檢測(cè)電路輸出的階躍信號(hào)進(jìn)行不同時(shí)間的延遲，產(chǎn)生兩個(gè)不同延遲時(shí)間的階躍信號(hào)；

當(dāng)電源上電后，用作檢測(cè)電容的MOS管通過(guò)對(duì)電容充電，當(dāng)作為電容的MOS管柵電壓達(dá)到帶施密特功能反相器INV1的翻轉(zhuǎn)點(diǎn)時(shí)，帶施密特功能反相器INV1將輸出向下的階躍信號(hào)，該階躍信號(hào)經(jīng)過(guò)延遲電路后，產(chǎn)生一個(gè)不同延遲時(shí)間的兩個(gè)階躍信號(hào)，此處兩個(gè)不同延遲時(shí)間的階躍信號(hào)通過(guò)異或電路進(jìn)行異或，輸出上電復(fù)位矩形脈沖，對(duì)芯片進(jìn)行復(fù)位。

2.根據(jù)權(quán)利要求1所述的一種低功耗高可靠性上電復(fù)位電路，其特征在于：所述的電源檢測(cè)電路包括PMOS管P1、管P2、管P3、NMOS管N1、管N2、管N3、管N4和帶施密特功能反相器INV1,其中：PMOS管P1源漏短接并偶接于電源電壓VDD，柵偶接于第1節(jié)點(diǎn)，NMOS管N1柵漏短接并偶接于上述第1節(jié)點(diǎn)，源端偶接于第2節(jié)點(diǎn)，管N2柵漏短接并偶接于上述第2節(jié)點(diǎn)，源端偶接于第3節(jié)點(diǎn)，管N3柵漏短接并偶接于上述第3節(jié)點(diǎn)，源端偶接于地電壓GND，管P2的源漏分別偶接于電源電壓VDD和第4節(jié)點(diǎn)，柵端偶接于第1節(jié)點(diǎn)，管N4源漏短接并偶接于地電壓GND，柵端偶接于第4節(jié)點(diǎn)，管P3柵源短接并偶接于電源電壓VDD，漏端偶接于第4節(jié)點(diǎn)，帶施密特功能反相器INV1輸入端偶接于第4節(jié)點(diǎn)，輸出點(diǎn)偶接于第5節(jié)點(diǎn)，第5節(jié)點(diǎn)作為電源檢測(cè)電路的輸出端，輸出向下的階躍信號(hào)。

3.根據(jù)權(quán)利要求1所述的一種低功耗高可靠性上電復(fù)位電路，其特征在于：所述的延遲電路包括延遲單元delay1和延遲單元delay2,其中延遲單元delay1的輸入端偶接于第5節(jié)點(diǎn)，輸出端偶接于第6節(jié)點(diǎn)，延遲單元delay2的輸入端偶接于第6節(jié)點(diǎn)，輸出端偶接于第7節(jié)點(diǎn)，第6節(jié)點(diǎn)和第7節(jié)點(diǎn)分別作為延遲電路兩個(gè)不同延遲時(shí)間的階躍信號(hào)的輸出端。

4.根據(jù)權(quán)利要求3所述的一種低功耗高可靠性上電復(fù)位電路，其特征在于：延遲電路中可分別在第5節(jié)點(diǎn)和第6節(jié)點(diǎn)之間串聯(lián)一個(gè)以上延遲單元，用于加大對(duì)上電復(fù)位矩形脈沖產(chǎn)生的延遲時(shí)間，在第6節(jié)點(diǎn)和第7節(jié)點(diǎn)之間串聯(lián)一個(gè)以上延遲單元，用于增加對(duì)上電復(fù)位矩形脈沖的脈沖寬度；或者同時(shí)在第5節(jié)點(diǎn)和第6節(jié)點(diǎn)之間、在第6節(jié)點(diǎn)和第7節(jié)點(diǎn)之間串聯(lián)一個(gè)以上延遲單元，同時(shí)增加脈沖產(chǎn)生的延遲時(shí)間和脈沖寬度。

5.根據(jù)權(quán)利要求3、或權(quán)利要求4所述一種的低功耗高可靠性上電復(fù)位電路，其特征在于：所述的延遲單元包括PMOS管P7、管P8、管P9、管P10、管P11、管P12、管P13、管P14、管P15、管P16，NMOS管N8、管N9,帶施密特功能反相器INV2、帶施密特功能反相器INV3和帶施密特功能反相器INV4，其中：PMOS管P7源漏偶接于電源電壓VDD和第15節(jié)點(diǎn)，柵端偶接于第14節(jié)點(diǎn)，管P8源漏偶接于第15節(jié)點(diǎn)和第17節(jié)點(diǎn)，柵端偶接于第16節(jié)點(diǎn)，管P9源漏偶接于第17節(jié)點(diǎn)和第19節(jié)點(diǎn)，柵端偶接于第18節(jié)點(diǎn)，管P10源漏偶接于第14節(jié)點(diǎn)和13節(jié)點(diǎn)，柵端偶接于第20節(jié)點(diǎn)，管P11源漏偶接于第14節(jié)點(diǎn)和第15節(jié)點(diǎn)，柵端偶接于第21節(jié)點(diǎn)，管P12源漏偶接于第16節(jié)點(diǎn)和第13節(jié)點(diǎn)，柵端偶接于第20節(jié)點(diǎn)，管P13源漏偶接于第16節(jié)點(diǎn)和第17節(jié)點(diǎn)，柵端偶接于第21節(jié)點(diǎn)，管P14源漏偶接于第18節(jié)點(diǎn)和第13節(jié)點(diǎn)，柵端偶接于第20節(jié)點(diǎn)，管P15源漏偶接于第18節(jié)點(diǎn)和第19節(jié)點(diǎn)，柵端偶接于第21節(jié)點(diǎn)，管P16柵源短接并偶接于電源電壓VDD，漏端偶接于第19節(jié)點(diǎn)，NMOS管N8源漏偶接于地電壓GND和第19節(jié)點(diǎn)，柵端偶接于第13節(jié)點(diǎn)，管N9源漏短接并偶接于地電壓GND，柵端偶接于第19節(jié)點(diǎn)，帶施密特功能反相器INV2的輸入端偶接于第19節(jié)點(diǎn)，輸出端偶接于第20節(jié)點(diǎn)，帶施密特功能反相器INV3的輸入端偶接于第20節(jié)點(diǎn)，輸出端偶接于第21節(jié)點(diǎn)，帶施?密特功能反相器INV4的輸入端偶接于第19節(jié)點(diǎn)，輸出端藕節(jié)于第22節(jié)點(diǎn)，第13節(jié)點(diǎn)為延遲單元輸入端輸入Vin信號(hào)，第22節(jié)點(diǎn)為延遲單元輸出端輸出Vout信號(hào)。

6.根據(jù)權(quán)利要求3所述的一種低功耗高可靠性上電復(fù)位電路，其特征在于：所述的延遲單元為自身反饋設(shè)計(jì)。?