[發明專利]基于求和陣列的QC-LDPC并行編碼器和編碼方法

有效

• 申請號: 201210371314.3
• 申請日: 2012-09-27
• 公開（公告）號: CN102891687A
• 公開（公告）日: 2013-01-23
• 發明（設計）人: 蔡超時;張鵬;楊剛
• 申請（專利權）人: 蘇州威士達信息科技有限公司
• 主分類號: H03M13/11
• 分類號: H03M13/11
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及通信領域，特別涉及一種通信系統中QC-LDPC碼編碼器的并行實現方法。

背景技術

由于在傳輸信道中存在的各種失真和噪聲會對發送信號產生干擾，接收端不可避免地會出現數字信號產生誤碼的情況。為了降低誤碼率，需要采用信道編碼技術。

低密度奇偶校驗（Low-Density?Parity-Check,LDPC）碼以其逼近Shannon限的優異性能成為信道編碼領域的研究熱點。準循環LDPC碼（Quasic-LDPC，QC-LDPC）碼是一種特殊的LDPC碼，其編碼可采用移位寄存器加累加器（Shift-Register-Adder-Accumulator,SRAA）加以實現。

SRAA法是利用生成矩陣G進行編碼。QC-LDPC碼的生成矩陣G是由a×t個b×b階循環矩陣G_i,j（1≤i≤a,1≤j≤t）構成的陣列，t=a+c。與信息向量對應的一部分生成矩陣是單位矩陣，與校驗向量對應的其余部分生成矩陣是高密度矩陣。并行SRAA法完成一次編碼需要b+t個時鐘周期，需要(ac+t)b個寄存器、acb個二輸入與門和acb個二輸入異或門。當采用硬件實現高速編碼時，如此多的資源需求意味著功耗大、成本高。

發明內容

針對QC-LDPC碼高速編碼的現有實現方案中存在的資源需求量大缺點，本發明提供了一種基于求和矩陣的并行編碼方法，能在保持編碼速度不變的前提下，減少資源需求。

如圖1所示，QC-LDPC碼的并行編碼器主要由4種功能模塊組成：寄存器、求和陣列、選擇器和b位二輸入異或門。整個編碼過程分4步完成：第1步，輸入信息向量s，保存至寄存器R₁～R_a，清零寄存器R_a+1～R_t；第2步，寄存器R₁～R_a各自串行循環左移1次，選擇器M₁～M_c分別從求和陣列的輸出端中選擇b個，共同構成向量(s_1，k,s_2,k，…,s_a,k)（1≤k≤b）與塊首行矩陣F的乘積，b位二輸入異或門A_l（1≤l≤c）將乘積的第l段b比特與寄存器R_a+1串行循環左移1次的結果相加，和存回寄存器R_a+1；第3步，以1為步長遞增改變k的取值，重復第2步b次；第4步，并行輸出碼字v=(s,p)。

本發明提供的QC-LDPC并行編碼器，能在保持編碼速度不變的前提下有效減少資源需求，從而達到降低硬件成本和功耗的目的。

關于本發明的優點與精神可通過接下來的發明詳述及附圖得到進一步的了解。

附圖說明

圖1是QC-LDPC碼的并行編碼器整體結構；

圖2是求和陣列的構成示意圖；

圖3比較了傳統的并行SRAA法與本發明的資源消耗。

具體實施方式

下面結合附圖和具體實施例對本發明作進一步說明，但不作為對本發明的限定。

QC-LDPC碼是一類特殊的LDPC碼，它的生成矩陣G和校驗矩陣H都是由循環矩陣構成的陣列，具有分段循環特點，故被稱為準循環LDPC碼。從行的角度看，循環矩陣的每一行都是上一行（首行是末行）循環右移一位的結果；從列的角度看，循環矩陣的每一列都是前一列（首列是末列）循環下移一位的結果。循環矩陣的行向量構成的集合與列向量構成的集合完全相同，因此，循環矩陣完全可由它的首行或首列來表征。QC-LDPC碼的生成矩陣G是由a×t個b×b階循環矩陣G_i,j（1≤i≤a,1≤j≤t）構成的陣列：

G（或H）的連續b行和b列分別被稱為塊行和塊列。假設g_i,j（1≤i≤a,a+1≤j≤t）是循環矩陣G_i,j的首行，那么可按照如下方式定義a×bc階塊首行矩陣F：

F是由生成矩陣G后c塊列中所有循環矩陣的首行構成的，可視為由bc個a維列向量組成的。