[發(fā)明專利]過壓保護電路

無效

• 申請?zhí)枺?/td>: 201210370656.3
• 申請日: 2012-09-29
• 公開（公告）號: CN103715676A
• 公開（公告）日: 2014-04-09
• 發(fā)明（設(shè)計）人: 王曉娟;王紀(jì)云;周曉東
• 申請（專利權(quán)）人: 鄭州單點科技軟件有限公司
• 主分類號: H02H9/04
• 分類號: H02H9/04
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術(shù)領(lǐng)域

本發(fā)明涉及一種過壓保護電路。

背景技術(shù)

便攜式電子產(chǎn)品所需要的電壓一般比較低，一般情況下為1.5V、2.5V、3.3V或5V電壓。在電路中，由于電路信號受到干擾、短路或供電電壓不穩(wěn)定等因素，可能會造成電壓突然升高的情況，過高的電壓會影響電路的性能，還有燒壞電路的風(fēng)險。

過壓保護電路是解決過壓的問題的必要電路，現(xiàn)有技術(shù)的電路的結(jié)構(gòu)比較復(fù)雜，所需器件和節(jié)點較多，器件多造成成本和功耗較高，節(jié)點較多造成壞點的風(fēng)險大。

發(fā)明內(nèi)容

本發(fā)明的發(fā)明目的在于：針對上述存在的問題，提供一種結(jié)構(gòu)簡單、節(jié)點少的過壓保護電路。

本發(fā)明采用的技術(shù)方案是這樣的：一種過壓保護電路，包括參考電壓輸入端和電壓輸出端，該電路還包括差分放大器、第一NMOS晶體管、第二NMOS晶體管、反相器、電感和電容；所述電壓輸出端連接至差分放大器的負極輸入端，并通過電感連接至第一NMOS晶體管的源極和第二NMOS晶體管的漏極；第一NMOS晶體管的漏極連接至電壓源，柵極連接至反相器的輸出端；第二NMOS晶體管的源極接地，并通過電容連接至電壓輸出端；差分放大器的正極輸入端連接至參考電壓輸入端，輸出端連接至反相器的輸入端和第二NMOS晶體管的柵極。

綜上所述，由于采用了上述技術(shù)方案，本發(fā)明的有益效果是：電路結(jié)構(gòu)簡單，所需器件和節(jié)點較少，減小成本和功耗，以及減少壞點風(fēng)險。

附圖說明

圖1是本發(fā)明過壓保護電路的電路原理圖。

具體實施方式

下面結(jié)合附圖，對本發(fā)明作詳細的說明。

為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點更加清楚明白，以下結(jié)合附圖及實施例，對本發(fā)明進行進一步詳細說明。應(yīng)當(dāng)理解，此處所描述的具體實施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。

如圖1所示，是本發(fā)明過壓保護電路的電路原理圖。

下面結(jié)合附圖1對本發(fā)明電路做詳細的說明：一種過壓保護電路，包括參考電壓輸入端Vref和電壓輸出端Vout，該電路還包括差分放大器IC1、第一NMOS晶體管Q1、第二NMOS晶體管Q2、反相器F、電感L和電容C。所述電壓輸出端Vout連接至差分放大器IC1的負極輸入端，并通過電感L連接至第一NMOS晶體管Q1的源極和第二NMOS晶體管Q2的漏極；第一NMOS晶體管Q1的漏極連接至電壓源VDD，柵極連接至反相器F的輸出端；第二NMOS晶體管Q2的源極接地GND，并通過電容C連接至電壓輸出端Vout；差分放大器IC1的正極輸入端連接至參考電壓輸入端Vref，輸出端連接至反相器F的輸入端和第二NMOS晶體管Q2的柵極。

以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進等，均應(yīng)包含在本發(fā)明的保護范圍之內(nèi)。