[發(fā)明專利]DSP專用CF卡讀寫控制IP核

有效

• 申請?zhí)枺?/td>: 201210369257.5
• 申請日: 2012-09-28
• 公開（公告）號: CN102866970A
• 公開（公告）日: 2013-01-09
• 發(fā)明（設(shè)計）人: 許永輝;張集慧;錢科威
• 申請（專利權(quán)）人: 哈爾濱工業(yè)大學(xué)
• 主分類號: G06F13/16
• 分類號: G06F13/16
• 代理公司: 哈爾濱市松花江專利商標(biāo)事務(wù)所 23109
• 代理人: 張宏威

技術(shù)領(lǐng)域

本發(fā)明涉及掉電非易失性大容量數(shù)據(jù)存儲技術(shù)領(lǐng)域。

背景技術(shù)

CF卡具有存儲量大、抗震性好、攜帶方便和易于升級等特點，在大容量便攜式數(shù)據(jù)存儲中得到越來越多的應(yīng)用。目前嵌入式系統(tǒng)控制CF卡的方法主要有以下幾種：

1.利用嵌入式處理器未用端口和附加邏輯電路。附加邏輯電路可用74系列的邏輯門搭建，也可以用CPLD或FPGA實現(xiàn)。這種方案受處理器端口的性能限制，無法實現(xiàn)CF卡的UDMA協(xié)議傳輸，CF卡讀寫速度不高，且數(shù)據(jù)存儲過程對CPU的占用率較高，降低了系統(tǒng)工作性能，不能應(yīng)用于高速數(shù)據(jù)采集記錄的場合。

2.在FPGA里構(gòu)建嵌入式處理器，如NiosII，再設(shè)計Avalon接口到CF接口的IP核，利用NiosII處理器實現(xiàn)對CF卡的訪問。該方案可以減少對外部主控CPU的占有率，但實現(xiàn)較復(fù)雜。

3.嵌入式處理器自帶CF卡控制器。如Intel公司的pxa255處理器和Atmel公司的AT91RM9200。這類處理器提供了CF卡接口，可以方便得實現(xiàn)CF卡的控制。

但大部分常用嵌入式控制器中集成CF卡控制器的還很少，例如ARM處理器、TMS320C6000系列DSP等。常用嵌入式控制器由于缺少CF卡接口，而產(chǎn)生實際應(yīng)用受到極大限制的問題。

發(fā)明內(nèi)容

本發(fā)明的目的是為了解決現(xiàn)有常用嵌入式控制器由于缺少CF卡接口，而產(chǎn)生實際應(yīng)用受到極大限制的問題，提供一種DSP專用CF卡讀寫控制IP核。

DSP專用CF卡讀寫控制IP核，它包括DSP連接端口、CF卡連接端口、EMIF接口、地址譯碼器、控制數(shù)據(jù)總線、全局控制寄存器、CF卡讀模塊、CF卡寫模塊和總線仲裁單元，DSP連接端口的數(shù)據(jù)交換端與EMIF接口的一個數(shù)據(jù)交換端連通，DSP連接端口的地址信號的輸出端與EMIF接口的地址信號的輸入端連通，DSP連接端口的控制信號的輸出端與EMIF接口的控制信號的輸入端連通，EMIF接口的一個地址信號的輸出端與地址譯碼器的地址信號的輸入端連通，EMIF接口的另一個地址信號的輸出端與總線仲裁單元的地址信號的輸入端連通，EMIF接口的另一個數(shù)據(jù)交換端與控制數(shù)據(jù)總線連通，地址譯碼器的片選信號的輸出端同時與全局控制寄存器的片選信號的輸入端、CF卡讀模塊的片選信號的輸入端和CF卡寫模塊的片選信號的輸入端連通，全局控制寄存器的數(shù)據(jù)交換端、CF卡讀模塊的一個數(shù)據(jù)交換端、CF?卡寫模塊的一個數(shù)據(jù)交換端和總線仲裁單元的總線數(shù)據(jù)交換端同時與控制數(shù)據(jù)總線連通，全局控制寄存器的協(xié)議設(shè)置信號的輸出端與CF卡讀模塊的協(xié)議設(shè)置信號的輸入端連通，全局控制寄存器的模式設(shè)置的輸出端與CF卡寫模塊的模式設(shè)置信號的輸入端連通；CF卡讀模塊的另一個數(shù)據(jù)交換端與總線仲裁單元的讀數(shù)據(jù)交換端連通，CF卡寫模塊的另一個數(shù)據(jù)交換端與總線仲裁單元的寫數(shù)據(jù)交換端連通，CF卡讀模塊的控制信號的輸出端與總線仲裁單元的讀控制信號的輸入端連通，CF卡讀模塊的讀使能控制信號的輸出端與總線仲裁單元的讀使能控制信號的輸入端連通；CF卡寫模塊的另一個數(shù)據(jù)交換端與總線仲裁單元的寫數(shù)據(jù)交換端連通，CF卡寫模塊的控制信號的輸出端與總線仲裁單元的寫控制信號的輸入端連通，CF卡寫模塊的寫使能控制信號的輸出端與總線仲裁單元的寫使能控制信號的輸入端連通，總線仲裁單元的CF卡數(shù)據(jù)交換端與CF卡連接端口的數(shù)據(jù)交換端連通，總線仲裁單元的CF卡地址信號的輸出端與CF卡連接端口的地址信號的輸入端連通，總線仲裁單元的控制信號的輸出端與CF卡連接端口的控制信號的輸入端連通。

本發(fā)明的優(yōu)點包括：（I）自動完成CF卡配置的所有過程，簡化了CPU操作步驟，減少了對CPU的占用，提高了系統(tǒng)整體的運(yùn)行效率。（II）實現(xiàn)了CF卡電子集成驅(qū)動器IDE模式下的超級直接存儲器訪問UDMA傳輸，提高了數(shù)據(jù)傳輸速率，更適合高速大數(shù)據(jù)量的存儲。（III）隨著CF卡本身支持的速率不斷提高，通過調(diào)整IP核的工作時鐘就可以適用于最新最快的CF卡。（IV）通用的外部存儲器EMIF接口，提高了IP核的可移植性，使之可以快速應(yīng)用于DSP主控的系統(tǒng)中。

附圖說明

圖1為本發(fā)明的組成結(jié)構(gòu)示意圖，圖2為實施方式三的讀模塊的組成結(jié)構(gòu)示意圖，圖3為實施方式四的寫模塊的組成結(jié)構(gòu)示意圖，圖4為實施方式五的讀控狀態(tài)機(jī)的工作原理示意圖，圖5為實施方式六的寫控狀態(tài)機(jī)的工作原理示意圖。

具體實施方式