[發明專利]一種CMOS晶體管及其制造方法

有效

• 申請號: 201210365313.8
• 申請日: 2012-09-26
• 公開（公告）號: CN102881657A
• 公開（公告）日: 2013-01-16
• 發明（設計）人: 孫冰
• 申請（專利權）人: 京東方科技集團股份有限公司
• 主分類號: H01L21/8238
• 分類號: H01L21/8238;H01L21/77
• 代理公司: 北京路浩知識產權代理有限公司 11002
• 代理人: 王瑩

1.一種CMOS晶體管的制造方法，包括在基板上形成溝道、柵電極、歐姆接觸層和源、漏電極；其特征在于，其中形成所述溝道的步驟包括：

S1.在基板上沉積非晶硅層，然后將所述非晶硅層晶化為多晶硅層；

S2.向所述多晶硅層注入硼原子，然后通過刻蝕所述注入硼原子后的多晶硅層形成N溝道區域和P溝道區域；

S3.通過一次構圖工藝對應于所述N溝道區域形成光刻膠半保留區域，對應于所述P溝道區域形成光刻膠全保留區域；

S4.采用灰化工藝將光刻膠半保留區域的光刻膠去除并保留部分光刻膠全保留區域的光刻膠，采用離子注入的方式注入磷原子，在所述N溝道區域形成N溝道，在所述P溝道區域形成P溝道。

2.如權利要求1所述的CMOS晶體管的制造方法，其特征還在于，所述非晶硅層的厚度為

3.如權利要求1所述的CMOS晶體管的制造方法，其特征還在于：步驟S1中，將所述非晶硅層晶化為多晶硅層的過程包括除氫和激光輻照。

4.如權利要求1所述的CMOS晶體管的制造方法，其特征還在于，形成所述柵電極的步驟包括：

S5.沉積柵氧化層，然后在所述柵氧化層上沉積單層或多層的金屬或者合金，并刻蝕形成柵電極。

5.如權利要求4所述的CMOS晶體管的制造方法，其特征還在于，形成所述歐姆接觸層的步驟包括：

S6.對所述柵金屬層進行一次光刻，然后利用光刻后的柵電極作為N型輕摻雜的掩膜板進行源漏輕摻雜，從而在所述N溝道和P溝道上形成輕摻雜層；

S7.利用光刻后的柵電極作為掩膜板向所述P溝道上的輕摻雜層注入硼原子進行重摻雜，從而在P溝道的輕摻雜層形成P溝道歐姆接觸層；利用光刻后的柵金屬層所述掩膜板向所述N溝道上的輕摻雜層注入磷原子進行重摻雜，從而在N溝道的輕摻雜層形成N溝道歐姆接觸層。

6.如權利要求1或5所述的CMOS晶體管的制造方法，其特征還在于：在步驟S2和S7中采用B₂H₆/H₂或BF₃/H₂氣體注入硼原子。

7.如權利要求1或5所述的CMOS晶體管的制造方法，其特征還在于：在步驟S4和S7中采用PH₃/H₂或者PCl₃/H₂氣體注入磷原子。

8.如權利要求1所述的CMOS晶體管的制造方法，其特征還在于，在沉積所述非晶硅層前，沉積厚度為的緩沖層。

9.如權利要求5所述的CMOS晶體管的制造方法，其特征還在于，形成所述源、漏電極的步驟包括：

S8.沉積層間絕緣層，然后在所述層間絕緣層上制作至少兩個接觸孔，所述接觸孔分別通到所述P溝道歐姆接觸層和N溝道歐姆接觸層；

S9.在具有接觸孔的層間絕緣層上依次沉積形成單層或多層結構的金屬層或者合金層，然后對所述金屬層或合金層進行刻蝕形成信號線及源、漏電極。

10.一種陣列基板制造方法，其特征在于，包含權1至權9任一項所述的CMOS晶體管的制造方法，所述陣列基板制造方法還包括：

S10.沉積鈍化層，并在鈍化層制作有至少兩個過孔，所述過孔分別通到所述COMS晶體管的漏電極；

S11.在制作有過孔的鈍化層上沉積透明導電層，并通過一次光刻形成N溝道側透明像素電極和P溝道側透明像素電極。