[發明專利]硅化物的形成方法

有效

• 申請號: 201210364884.X
• 申請日: 2012-09-26
• 公開（公告）號: CN103681290A
• 公開（公告）日: 2014-03-26
• 發明（設計）人: 隋運奇;韓秋華
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/283
• 分類號: H01L21/283;H01L21/285
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

技術領域

本發明涉及半導體技術領域，特別涉及一種硅化物的形成方法。

背景技術

隨著CMOS工藝的不斷發展，亞微米器件得到了廣泛的應用。然而，由于亞微米的MOS器件中形成的柵極和源/漏極接觸區域細小，導致接觸電阻和方塊電阻增加。這使得半導體器件的運行速度大大下降。

自對準硅化物的形成工藝在柵極和源/漏區域形成硅化物可以有效的降低方塊電阻和接觸電阻。現有技術中自對準硅化物的形成工藝主要是通過蒸發或者濺射工藝在多晶硅表面形成金屬層；退火處理，金屬與多晶硅反應生成金屬硅化物；去除未反應金屬層。

更多關于自對準硅化物的形成方法，請參考美國專利US2007/0059878A1的公開文本。

隨著柵極尺寸的進一步減小，需要進一步的降低柵電極層的電阻。

發明內容

本發明解決的問題是提供一種硅化物的形成方法，所述硅化物的形成方法形成的柵電極層具有較大的表面積，能有效降低柵電極層的方塊電阻，提高半導體器件的運行速率。

為解決上述問題，本發明的技術方案提出了一種硅化物的形成方法，包括：提供襯底，所述襯底表面具有柵介質層、位于柵介質層表面的柵電極層和位于所述柵電極表面的第一掩膜層；在所述柵介質層、柵電極層和第一掩膜層兩側形成側墻；在襯底表面形成第一犧牲層，所述第一犧牲層頂面與第一掩膜層頂面齊平；去除所述第一掩膜層，在柵電極層頂面和側墻之間形成溝槽；在所述溝槽內形成覆蓋柵電極頂面和溝槽側壁的第二犧牲層，且位于溝槽側壁的第二犧牲層寬度均一；在所述第二犧牲層表面形成第二掩膜層且所述第二掩膜層填充滿所述溝槽；以第二掩膜層為掩膜，沿位于溝槽側壁的第二犧牲層刻蝕第二犧牲層和柵電極層，直至去除部分厚度的柵電極層；去除第二掩膜層和第一犧牲層；在去除部分厚度的柵電極層表面形成硅化物層。

優選的，形成所述第二犧牲層和第二掩膜層的工藝為：在溝槽內壁和第一犧牲層表面形成第二犧牲材料層，在第二犧牲材料層表面形成第二掩膜材料層，所述第二掩膜材料層填充滿所述溝槽；采用化學機械研磨工藝，以所述側墻為研磨終止層，去除第一犧牲層表面的第二犧牲材料層和第二掩膜材料層，形成第二犧牲層和第二掩膜層，使第二犧牲層的暴露表面、第二掩膜層頂面與側墻頂部齊平。

優選的，所述在溝槽內壁和第一犧牲層表面形成第二犧牲材料層的工藝為原子層沉積或化學氣相沉積。

優選的，所述在第二犧牲層表面形成第二掩膜材料層的工藝為化學氣相沉積。

優選的，所述位于溝槽側壁的第二犧牲層寬度等于或大于5nm。

優選的，所述第二掩膜層的材料為無定形碳、氧化硅或氮氧化硅。

優選的，所述第二犧牲層的材料為多晶硅、氧化硅或氮化硅。

優選的，所述第二犧牲層和第二掩膜層采用不同的材料。

優選的，所述柵電極層的材料為多晶硅，所述柵介質層材料為氧化硅或氮氧化硅。

優選的，所述第一掩膜層的材料為氮化硅。

優選的，在襯底表面形成第一犧牲層，所述第一犧牲層表面與第一掩膜層頂面齊平的方法包括：采用化學氣相沉積工藝在襯底、側墻和第一掩膜層表面形成第一犧牲材料層；采用化學機械研磨工藝，以所述第一掩膜層為研磨終止層，形成表面與第一掩膜層頂面齊平的第一犧牲層。

優選的，在所述柵介質層、柵電極層和第一掩膜層兩側形成側墻之前，在襯底表面、柵介質層、柵電極層和第一掩膜層的側壁、第一掩膜層的頂面形成氧化物層，所述氧化物層的形成工藝為氧化或化學氣相沉積。

優選的，所述側墻材料為氮化硅。

優選的，所述第一犧牲層材料為無定形碳。

優選的，所述去除第一硬掩膜層的工藝是濕法刻蝕。

優選的，所述濕法刻蝕采用的刻蝕溶液為磷酸溶液。

優選的，沿位于溝槽側壁的第二犧牲層刻蝕第二犧牲層和柵電極層，直至去除部分厚度的柵電極層的工藝為干法刻蝕。

優選的，去除所述第一犧牲層和所述第二掩膜層之后，若所述第二犧牲層的材料與柵電極層材料一致，則保留所述刻蝕后的第二犧牲層；若所述第二犧牲層的材料與柵電極層材料不同，則去除所述刻蝕后的第二犧牲層。

優選的，所述在去除部分厚度的柵電極層表面形成硅化物層的工藝為自對準硅化物工藝。

與現有技術相比，本發明具有以下優點：