[發明專利]處理器芯片仿真器

無效

• 申請號: 201210362750.4
• 申請日: 2012-09-25
• 公開（公告）號: CN103678074A
• 公開（公告）日: 2014-03-26
• 發明（設計）人: 許國泰
• 申請（專利權）人: 上海華虹集成電路有限責任公司
• 主分類號: G06F11/26
• 分類號: G06F11/26
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 戴廣志

技術領域

本發明涉及一種處理器芯片仿真器。

背景技術

處理器芯片內有用戶開發的用戶程序，在用戶程序的編寫和調試中，所使用的工具一般是處理器芯片仿真器。仿真器內使用包含產品處理器芯片各項功能的仿真芯片，用于模擬產品處理器芯片的工作行為，在功能和性能上均十分接近產品處理器芯片，仿真芯片與仿真器主機配合實現用戶程序的仿真運行和各項調試功能。由于仿真器僅在系統產品開發、調試用戶程序的階段使用，對芯片廠商而言其市場需求量要遠遠小于產品芯片的需求量，如果像產品處理器芯片一樣專門流片仿真芯片，昂貴的流片費用分攤到每顆仿真芯片上，會造成仿真器的價格極為高昂，不利于芯片的市場推廣，因此，近年來處理器芯片廠商在設計制作仿真芯片時，通常都是采用FPGA（Field?Programmable?Gate?Array，現場可編程門陣列）加上針對目標處理器芯片設計的FPGA網表來作為仿真芯片使用的。

仿真器上電后，需要仿真芯片先進入穩定工作狀態，對于有測試模式等初始化模式的處理器芯片仿真器，仿真芯片還需要先執行完測試模式下的初始化代碼，才能進入用戶模式，開始與仿真器其他部件進行通信；仿真芯片開始讀取和執行用戶程序，以實現各種仿真、調試功能。如果仿真器上電后，仿真芯片尚未進入穩態或者還未在測試模式下執行完初始化代碼，仿真器其他部件就與其開始通信，會導致通信出錯，仿真芯片開始讀取用戶程序也會出現執行錯誤的狀態。

為防止出現上述出錯情況，現有仿真器中測試模式下需要執行的初始化代碼（如果有）也和用戶程序一起放在仿真器的存儲器內。在仿真器上電后，除仿真芯片外的仿真器部件會設計成等待一段固定的時間（設置等待延時），以確信仿真芯片進入穩態完成了，才與仿真芯片開始通信、允許仿真芯片讀取和執行初始化代碼（此時仿真芯片處于測試模式）；執行完后仿真芯片進入用戶模式才開始執行用戶程序（初始化程序和用戶程序都在仿真器存儲器內）。但是由于仿真器產品的個體、所用器件（批次、型號）特性存在差異，仿真芯片進入穩態的時間存在一個范圍；上述等待的固定時間必須估計并設置成大于這個范圍的最大值。這個值很難十分準確的估計，如果估計的太大，仿真器上電過程所需時間加大就會影響用戶使用感受和工作效率，如果估計不足就會造成仿真器系統的不穩定。特別是仿真器使用陳舊后仿真芯片老化等原因，很可能出現仿真芯片達到穩態時間拉長，超出預設的等待時間的情況。以FPGA器件實現仿真芯片的仿真器中，由于FPGA還有一個從存放網表的非易失性存儲器加載仿真芯片網表的過程，如果這個過程受到干擾（電磁干擾等），FPGA會自動重新加載網表。這樣仿真芯片進入穩態的時間就會發生變化，超出預設的仿真器其他部件等待仿真芯片進入穩態時間，導致系統出錯。

此外，對有帶有測試模式需要先在測試模式下執行完初始化代碼才能進入用戶模式執行用戶代碼的處理器芯片而言（例如，智能卡處理器芯片），實際產品芯片中測試模式下的初始化代碼是由芯片廠商固化在產品芯片中的，芯片上電后自動在測試模式下執行完初始化程序切換進入用戶模式。測試模式執行代碼對用戶是不可見的，也是用戶不能修改和不關心的。同時有些處理器芯片中的安全模塊在測試模式下可以操作到，用戶模式下不允許用戶操作，所以芯片廠商也不希望用戶看到或能在用戶模式下執行程序。而現有仿真器上測試模式需要執行的初始化代碼和用戶模式下需要執行的用戶程序代碼都存放在仿真器存儲器內，仿真芯片進入穩態后首先處于測試模式執行仿真器存儲器內的初始化程序，執行完后才切換到用戶模式執行仿真器存儲器內的用戶程序。由于測試模式對用戶變成可見的了，大部分用戶不關注這一過程，即測試模式執行和切換到用戶模式過程；也會有少數不良用戶可能修改仿真器存儲器內測試模式下執行的初始化程序，操作廠商只在測試模式下開放的安全模塊等特殊功能模塊，盜取芯片設計信息。由于初始化程序存放在仿真器存儲器內，存在被用戶誤修改的可能性，導致仿真芯片無法正確執行完測試模式下的初始化程序進入用戶模式。同時，對于廠商而言，也只希望用戶看到廠商對用戶開放的用戶模式，不希望用戶能夠看到或操作到測試模式。

發明內容

本發明要解決的技術問題提供一種處理器芯片仿真器，提高仿真器系統的工作穩定性，有效縮減上電過程所需時間。

為解決上述技術問題，本發明的處理器芯片仿真器，包括：一仿真芯片，一存儲器；其中，所述仿真芯片包括一處理器核和一初始化程序存儲器；

所述仿真芯片的處理器核和存儲器通過第一數據/地址總線連接；所述仿真芯片內處理器核與初始化程序存儲器通過第二數據/地址總線連接；