[發明專利]一種半導體器件及其制備方法

有效

• 申請號: 201210356107.0
• 申請日: 2012-09-20
• 公開（公告）號: CN103681507B
• 公開（公告）日: 2017-02-01
• 發明（設計）人: 張海洋;王冬江
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/8238
• 分類號: H01L21/8238;H01L27/092
• 代理公司: 北京市磐華律師事務所11336
• 代理人: 董巍,高偉

技術領域

本發明涉及半導體領域，具體地，本發明涉及一種半導體器件及其制備方法。

背景技術

集成電路性能的提高主要是通過不斷縮小集成電路器件的尺寸以提高它的速度來實現的。目前，由于在追求高器件密度、高性能和低成本中半導體工業已經進步到納米技術工藝節點，特別是當半導體器件尺寸降到22nm或以下時，來自制造和設計方面的挑戰已經導致了三維設計如鰭片場效應晶體管(FinFET)的發展。

相對于現有的平面晶體管，所述FinFET器件在溝道控制以及降低淺溝道效應等方面具有更加優越的性能；平面柵極結構設置于所述溝道上方，而在FinFET中所述柵極環繞所述鰭片設置，因此能從三個面來控制靜電，在靜電控制方面的性能也更突出。在FinFET中柵極的長度通過測量鰭片的平行長度得到，所述柵極的寬度是所述鰭片高度的兩倍與鰭片寬之和，鰭片的高度限制了器件的電流以及柵極的電容，鰭片的寬度會影響器件的閾值電壓以及短溝道控制。

目前現有技術中閾值電壓（Vth）可控的、獨立的雙柵極FinFET的已被引入半導體器件制備中，用來增強的SRAM單元性能的穩定性，為了進一步降低閾值電壓（Vth），以增強在較低電源電壓時的電流驅動能力，可以選用雙金屬柵極的FinFET以實現所述效果，金屬相互擴散技術（Metal?inter-diffusion?technology）成為制備雙金屬柵極FinFET的關鍵。

目前已經提出了圓柱形無節點（junction-less）的晶體管，所述晶體管的制備大大簡化了制備工藝，在該過程中可以省略光環/擴展和源/漏注入的步驟，避免了形成所述柵極堆疊進行離子注入后激活退火的步驟，從而降低產生熱預算，同時在柵極金屬以及柵極介質層材料的選擇上提供了更多的可能。

目前制備雙金屬柵極的FinFET的方法為在半導體襯底上形成鰭片，然后在所述襯底上沉積金屬材料層以及硬掩膜層，然后圖案化，以形成位于所述鰭片上的環繞柵極，雙金屬柵極中的兩個柵極結構相互連接，同時存在節點，具有相同的閾值電壓（Vth），使得制備得到的器件中閾值電壓（Vth）的穩定性不夠理想。

因此，雖然現有技術中存在無節點（junction-less）的晶體管，但是還沒有方法制備不含節點的雙金屬柵極的FinFET，同時需要對現有技術做進一步的改進，以便使半導體器件的閾值電壓（Vth）更加穩定，同時使所述雙金屬柵極中的兩個柵極具有不同的閾值電壓（Vth），而且相互更加獨立。

發明內容

在發明內容部分中引入了一系列簡化形式的概念，這將在具體實施方式部分中進一步詳細說明。本發明的發明內容部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。

本發明提供了一種半導體器件的制備方法，包括：

提供半導體襯底，所述襯底上至少包含第一鰭片和第二鰭片；

在所述襯底上沉積高功函金屬材料層，以覆蓋所述第一鰭片和所述第二鰭片；

在所述第二鰭片及兩側的所述高功函金屬材料層上形成低功函金屬材料層，以在所述第二鰭片上形成功函金屬材料疊層；

沉積柵極圖案掩膜層，蝕刻所述低功函金屬材料層和所述高功函金屬材料層，以在所述第一鰭片和所述第二鰭片上形成柵極結構。

作為優選，形成所述柵極結構后，執行退火步驟，以使所述第二鰭片上的所述低功函金屬材料層中的低功函金屬擴散至所述高功函金屬材料層中。

作為優選，形成所述柵極結構后，還包括沉積層間介質層并平坦化的步驟。

作為優選，所述平坦化去除所述層間介質層的同時，去除所述鰭片上剩余的所述高功函金屬材料層和所述低功函金屬材料層，以形成獨立的雙柵極無結結構。

作為優選，干法蝕刻所述低功函金屬材料層和所述高功函金屬材料層，以形成柵極結構。

作為優選，所述干法蝕刻選用Cl₂和O₂的組合，或者CHF₃和O₂的組合。

作為優選，所述方法還包括以下步驟：

在沉積高功函金屬材料層之前，在所述第一鰭片區域和所述第二鰭片區域上進行不同類型的摻雜。

作為優選，所述第一鰭片兩側摻雜P型摻雜劑，以形成PMOS。

作為優選，所述第二鰭片兩側摻雜N型摻雜劑，以形成NMOS。

作為優選，所述高功函金屬材料層為Mo。

作為優選，所述低功函金屬材料層為Ta。