[發(fā)明專利]一種衛(wèi)星移動(dòng)終端機(jī)中CPLD的測(cè)試方法

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 201210353828.6
• 申請(qǐng)日: 2012-09-21
• 公開（公告）號(hào): CN103675653A
• 公開（公告）日: 2014-03-26
• 發(fā)明（設(shè)計(jì)）人: 吳偉林;李承鏞;黃耀;肖躍先;李凱;何戎遼
• 申請(qǐng)（專利權(quán)）人: 成都林海電子有限責(zé)任公司
• 主分類號(hào): G01R31/3177
• 分類號(hào): G01R31/3177;G01R31/02
• 代理公司: 四川力久律師事務(wù)所 51221
• 代理人: 林輝輪;王蕓

技術(shù)領(lǐng)域

本發(fā)明涉及衛(wèi)星移動(dòng)通信技術(shù)領(lǐng)域，特別涉及一種衛(wèi)星移動(dòng)終端機(jī)中CPLD性能測(cè)試方法。

背景技術(shù)

CPLD(Complex?Programmable?Logic?Device)復(fù)雜可編程邏輯器件，是一種用戶根據(jù)需要而自行構(gòu)造邏輯功能的數(shù)字集成電路。在衛(wèi)星通信領(lǐng)域中，CPLD通常應(yīng)用于衛(wèi)星移動(dòng)通信終端機(jī)中，實(shí)現(xiàn)FPGA對(duì)語(yǔ)音編解碼器的配置。如圖1所示的一種基于“北斗”的衛(wèi)星移動(dòng)通信終端機(jī)，包括?FPGA?芯片XC5VLX50T和語(yǔ)音處理芯片AMBE2000，其中，XC5VLX50T和AMBE2000之間通過XC95272XL連接，?XC5VLX50T可通過XC95272XL對(duì)AMBE2000進(jìn)行配置，用戶也可以通過XC95272XL對(duì)AMBE2000進(jìn)行實(shí)時(shí)配置和檢測(cè)，保證系統(tǒng)的靈活性。

在衛(wèi)星移動(dòng)終端機(jī)終端板的生產(chǎn)和調(diào)試過程中，為了保證系統(tǒng)功能的正確性，需要對(duì)語(yǔ)音處理器的功能進(jìn)行及時(shí)的在線檢測(cè)，通常是FPGA通過CPLD對(duì)語(yǔ)音處理器的性能進(jìn)行測(cè)試。研究人員發(fā)現(xiàn)，即使語(yǔ)音處理器性能正常，但如果CPLD?性能出錯(cuò)也會(huì)導(dǎo)致語(yǔ)音處理器不能正常工作，所以對(duì)CPLD?的性能進(jìn)行檢測(cè)是非常必要的，以便正確地區(qū)分不能正常工作的器件是CPLD?或語(yǔ)音處理器。檢測(cè)CPLD正常工作后再對(duì)語(yǔ)音處理器進(jìn)行測(cè)試。

目前對(duì)CPLD檢測(cè)的方法是，使用獨(dú)立的工具對(duì)CPLD進(jìn)行全面檢測(cè)，其優(yōu)點(diǎn)是能夠保證CPLD的每一部分都正確，但其缺點(diǎn)是：1）只能將已焊接的CPLD從終端板上取下來(lái)進(jìn)行檢測(cè)，這樣不能檢測(cè)CPLD的引腳連接是否正常，檢測(cè)后再將CPLD焊接到終端板也會(huì)影響焊接效果；2）對(duì)于局部損壞但仍可以使用的CPLD不能區(qū)分，造成CPLD的浪費(fèi)；3）測(cè)試費(fèi)用高、時(shí)間長(zhǎng)、效率低。

發(fā)明內(nèi)容

本發(fā)明的目的在于克服現(xiàn)有技術(shù)中所存在的上述不足，提供一種衛(wèi)星移動(dòng)終端機(jī)中CPLD性能測(cè)試方法。

為了實(shí)現(xiàn)上述發(fā)明目的，本發(fā)明提供了以下技術(shù)方案：

一種衛(wèi)星移動(dòng)終端機(jī)中CPLD性能測(cè)試方法，該方法包括以下步驟：

步驟1：在衛(wèi)星移動(dòng)終端機(jī)的終端板上設(shè)置引腳測(cè)試點(diǎn)，引出CPLD的引腳，檢測(cè)CPLD的引腳是否連通；如果引腳連通則進(jìn)入步驟2，否則更換CPLD，重新進(jìn)行CPLD的引腳連通檢測(cè)；

步驟2：通過FPGA觸發(fā)CPLD，向CPLD輸入高頻率的時(shí)鐘信號(hào)，使CPLD對(duì)高頻率的時(shí)鐘信號(hào)進(jìn)行邏輯非運(yùn)算，再將運(yùn)算結(jié)果輸出到FPGA，檢測(cè)運(yùn)算結(jié)果是否正確，如果運(yùn)算結(jié)果正確則進(jìn)入步驟3，否則更換CPLD，返回步驟1；

步驟3：通過FPGA觸發(fā)CPLD，向CPLD輸入數(shù)字計(jì)數(shù)信號(hào)，所述數(shù)字計(jì)數(shù)信號(hào)的信號(hào)值為0~0xffffffffffff，使CPLD對(duì)數(shù)字計(jì)數(shù)信號(hào)進(jìn)行邏輯移位和加法運(yùn)算，再將運(yùn)算結(jié)果輸出到FPGA，檢測(cè)運(yùn)算結(jié)果是否正確，如果運(yùn)算結(jié)果正確則CPLD性能合格，否則更換CPLD，返回步驟1。

根據(jù)本發(fā)明實(shí)施例，所述步驟1中檢測(cè)CPLD的引腳是否連通的方法是：通過FPGA觸發(fā)CPLD，如果CPLD有響應(yīng)，用3.3V測(cè)試連接線依次連接CPLD的引腳，如果FPGA依次得到3.3V的電平信號(hào)，則CPLD引腳連通；如果CPLD未響應(yīng)，或CPLD有響應(yīng)但FPGA得到的脈沖信號(hào)不連續(xù)，則更換CPLD。

與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果：

1）CPLD焊接好后直接在終端板上進(jìn)行測(cè)試，可以及時(shí)發(fā)現(xiàn)焊接是否正確。

2）通過本發(fā)明方法檢測(cè)合格的CPLD，即使CPLD的其他性能不合格也能應(yīng)用于衛(wèi)星移動(dòng)終端，避免CPLD浪費(fèi)，最大程度減少損失。

3）只進(jìn)行了CPLD必要性能測(cè)試，提高了調(diào)試維修的勞動(dòng)生產(chǎn)率，降低了成本。

附圖說(shuō)明：

圖1為一種衛(wèi)星移動(dòng)終端的結(jié)構(gòu)框圖。

圖2為本發(fā)明測(cè)試方法流程圖。

具體實(shí)施方式

下面結(jié)合試驗(yàn)例及具體實(shí)施方式對(duì)本發(fā)明作進(jìn)一步的詳細(xì)描述。但不應(yīng)將此理解為本發(fā)明上述主題的范圍僅限于以下的實(shí)施例，凡基于本發(fā)明內(nèi)容所實(shí)現(xiàn)的技術(shù)均屬于本發(fā)明的范圍。

圖1所示為一種衛(wèi)星移動(dòng)終端的結(jié)構(gòu)框圖，該衛(wèi)星移動(dòng)終端包括FPGA?芯片XC5VLX50T，所述XC5VLX50T通過可編程接口與CPLD芯片XC95272XL連接，XC95272XL通過控制接口與語(yǔ)音處理芯片AMBE2000連接，XC5VLX50T通過XC95272XL對(duì)AMBE2000進(jìn)行配置。