[發明專利]混合光學和電子束光刻方法

在審

• 申請號: 201210353673.6
• 申請日: 2012-09-20
• 公開（公告）號: CN103681251A
• 公開（公告）日: 2014-03-26
• 發明（設計）人: 孟令款;李春龍;賀曉彬
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L21/027
• 分類號: H01L21/027;H01L21/033
• 代理公司: 北京藍智輝煌知識產權代理事務所(普通合伙) 11345
• 代理人: 陳紅

技術領域

本發明涉及半導體集成電路制造領域，更具體地，涉及一種混合光學和電子束光刻方法。

背景技術

隨著超大規模集成電路特征尺寸逐漸縮小，在半導體器件的制造方法中，進入22nm技術代后，普通的光學曝光的技術極限也已經到來。目前，45nm工藝節點之后，普遍采用i193nm浸入式光刻技術結合雙曝光雙刻蝕技術以制備更小的線條。22nm以下節點的精細圖形通常需要采用電子束或EUV進行曝光和光刻。

關于EUV光刻技術，目前還處于研發階段，尚有若干關鍵技術需要攻克及改進，還無法應用于大規模集成電路制造當中。相比之下，電子束曝光技術經過多年的發展，比較成熟，并且電子束曝光具有很高的精度，分辨率可以達到幾個納米，寫出超精細圖形的線條來，但效率較低，因而掃描精度和掃描效率的矛盾成為電子束光刻的主要矛盾。另一方面，普通光學曝光技術的優點在于可以光刻出大線條，因此生產效率高，產能高；其缺點則在于無法曝出精細圖形如22nm及以下節點的線寬。

如何使得兩者有機結合以克服相互的缺點，以便大幅度提高光刻精確性及光刻效率、節省時間及降低成本，這成為目前亟待解決的問題。

發明內容

有鑒于此，本發明的目的在于大幅度提高光刻精確性及光刻效率、節省時間及降低成本。

實現本發明的上述目的，是通過提供一種混合光學和電子束光刻方法，包括：在襯底上形成結構材料層和第一硬掩模層；進行第一光刻/刻蝕，形成第一硬掩模圖形；在第一硬掩模圖形上形成第二硬掩模層；進行第二光刻/刻蝕，形成第二硬掩模圖形；采用各向異性刻蝕技術，刻蝕結構材料層，形成所需要的光學及電子束線條。

其中，第一硬掩模層和/或第二硬掩模層包括氧化硅、氮化硅、氮氧化硅及其組合。

其中，第一硬掩模層為氧化硅-氮化硅-氧化硅疊層結構。

其中，第二硬掩模層與第一硬掩模層的頂部材質相同。

第一光刻與第二光刻其中之一為普通光學曝光技術，另一個為電子束曝光技術。

其中，普通光學曝光技術包括i線365nm曝光、DUV248nm曝光，電子束曝光用于制備圖形尺寸為22nm及以下節點的線條。

第一硬掩模層和/或第二硬掩模層和/或結構材料層的刻蝕采用等離子體干法刻蝕技術。

其中，等離子體干法刻蝕采用CCP或ICP或TCP設備。

其中，結構材料層為假柵電極層、金屬柵電極層、局部互連層中的一種。

其中，第一和/或第二硬掩模層采用LPCVD、PECVD、HDPCVD、MBE、ALD方法制備。

依照本發明的混合光學和電子束光刻方法，將同一層次圖形按線條大小進行分開處理，大的線條采用光學曝光，而精細圖形采用電子束曝光，可以大幅縮減曝光時間，提高產能。

附圖說明

以下參照附圖來詳細說明本發明的技術方案，其中：

圖1為兩種線寬圖形的結合圖及其拆分示意圖；

圖2至圖7為依照本發明的混合光學和電子束光刻方法各步驟的剖面示意圖；以及

圖8為依照本發明的混合光學和電子束光刻方法的流程圖。

具體實施方式

以下參照附圖并結合示意性的實施例來詳細說明本發明技術方案的特征及其技術效果。需要指出的是，類似的附圖標記表示類似的結構，本申請中所用的術語“第一”、“第二”、“上”、“下”、“厚”、“薄”等等可用于修飾各種器件結構。這些修飾除非特別說明并非暗示所修飾器件結構的空間、次序或層級關系。

首先，參考附圖1，分別為第一圖形和第二圖形的結合圖及其拆分圖示，即采用普通光學曝光技術制備的大線寬圖形與電子束技術制備的小線寬圖形如柵電極層、局部互連層等。本發明中所稱的普通光學曝光，指目前普遍采用的以光線引起光刻膠性質改變的圖形轉移手段。而電子束曝光技術則無須掩膜版，但曝光時間較長，導致產能低下。在本發明中，第一圖形11被定義為在普通光學曝光的能力范圍內的圖形，也即通常說的大線條圖形，可以采用i線365nm曝光、DUV248nm曝光等常規光學曝光技術。第二圖形12被定義為超出了普通光學曝光的能力范圍，需要采用電子束曝光的圖形，可以制備圖形尺寸小于22nm以下節點的線條。

在整體工藝進行之前，根據曝光能力進行圖形拆分，如普通大線條圖形11，及小線條圖形12，用于電子束精細曝光。接下來，以制作柵極為例進行說明，具體描述普通光學與電子束相結合的混合曝光技術。