[發明專利]半導體非易失性存儲器以及數據寫入方法

有效

• 申請號: 201210350299.4
• 申請日: 2012-09-19
• 公開（公告）號: CN103021459A
• 公開（公告）日: 2013-04-03
• 發明（設計）人: 鐮野秀平;原田晃宏
• 申請（專利權）人: 拉碧斯半導體株式會社
• 主分類號: G11C16/06
• 分類號: G11C16/06;G11C16/02
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 李偉;王軼

技術領域

本發明涉及半導體非易失性存儲器以及該半導體非易失性存儲器中的數據寫入方法。

背景技術

作為半導體非易失性存儲器的多值化技術，存在通過多個閾值電壓而實現的多電平方式和具有多個存儲區域的多位方式。作為多位方式的半導體非易失性存儲器，公知一種在存儲單元（cell）的柵極電極的兩側面的外側，由硅氮化膜構成的電荷蓄積部從物理學的角度來看不連續地構筑（例如，參照專利文獻1）。在該半導體非易失性存儲器中，在上述電荷蓄積部中未蓄積電荷（電子）的狀態為初始狀態，例如，未蓄積該電荷的狀態對應數據“1”，蓄積有電荷的狀態對應數據“0”。

對該半導體非易失性存儲器的數據寫入、讀出、消除分別如以下那樣實施。

首先，對漏極側的電荷蓄積部寫入數據“0”是通過分別對漏極區域施加正電壓，對柵極電極施加正電壓，對源極區域施加接地電壓而進行的。由此，熱電子被注入漏極側的電荷蓄積部，被寫入了數據“0”。另一方面，漏極側的數據讀出是通過分別對源極區域施加正電壓，對柵極電極施加正電壓，對漏極區域施加接地電壓而進行的。此時，在漏極側的電荷蓄積部未蓄積電荷的情況下，由于比規定閾值大的電流被讀出，所以判別為數據“1”被讀出。另一方面，在漏極側的電荷蓄積部蓄積有電荷的情況下，由于被讀出的電流值低于規定閾值，所以判別為數據“0”被讀出。這樣，根據讀出電流值是否在規定閾值以上，來進行2值數據“0”或者“1”的判別。

這樣，在上述半導體非易失性存儲器中根據讀出的電流值的大小，來判別2值數據“0”或者”1”。

另外，雖然希望數據“0”以及“1”分別對應的讀出電流值在半導體非易失性存儲器中形成的所有存儲單元中均相等，但由于制造上的工藝偏差等，因而實際在各存儲單元之間存在偏差。

因此，伴隨著這樣的偏差，在存在于與數據“1”對應的讀出電流值分布的范圍和與數據“0”對應的讀出電流值分布的范圍之間的區域（以下，稱為電流窗）內，設定用于判別數據“0”以及“1”的閾值。此時，為了高精度地進行2值數據“0”以及“1”的判別，電流窗的寬度越寬越好。

另外，人們提出一種分別對上述那樣半導體非易失性存儲器的存儲單元中設置的兩個電荷蓄積部，實施4值數據“0”、“1”、“2”、“3”的寫入以及讀出的技術（例如，參照非專利文獻1以及專利文獻2）。這里，在將讀出電流值低的數據“0”寫入兩個電荷蓄積部中一方（以下稱為燈側的電荷蓄積部）或者另一方（以下，稱為鏡側的電荷蓄積部）的情況下，對柵極電極施加最高的第1寫入電壓。另外，在將數據“1”寫入燈側的電荷蓄積部的情況下，對柵極電極施加比上述第1寫入電壓低的第2寫入電壓。另外，在將數據“2”寫入燈側的電荷蓄積部的情況下，對柵極電極施加比上述第2寫入電壓低的第3寫入電壓。其中，關于數據“3”，不進行數據寫入。

在寫入上述那樣的4值數據時，在該半導體非易失性存儲器中，首先，從第1～第3寫入電壓中選擇與要寫入電荷蓄積部的數據（以下，稱為寫入數據）的值對應的寫入電壓并將該電壓向柵極電極施加。然后，一邊使該寫入電壓階段性地緩緩增加一邊進行數據的讀出，驗證該讀出電流值是否低于規定閾值（核查處理）。此時，讀出電流值若低于規定閾值，則判斷對存儲單元的寫入結束。其中，針對需要寫入的全部電荷蓄積部，將上述第1～第3寫入電壓分別設定為與上述核查處理中的寫入電壓的增加次數（寫入次數）大致相同的電壓值。由此，各數據的寫入次數的差變小，抑制了在相同存儲單元中的燈側的電荷蓄積部進行的數據寫入所伴隨的在鏡側的電荷蓄積部的讀出電流值的降低，因此能夠確保分別判別與4值數據分別對應的讀出電流值的電流窗。

然而，若由于制造工藝的偏差等而導致存儲單元的初始狀態（存儲數據“3”的狀態）下的讀出電流的分布比所希望的范圍大，則與之相伴地、讀出電流的最大值也變大。由此，此時，在對讀出電流最大的狀態，也就是說初始狀態（存儲數據“3”的狀態）下的電荷蓄積部，寫入讀出電流值為最低時的狀態的數據“0”的情況下，核查處理中的寫入次數增加。

因此，在例如對鏡側寫入數據“2”的狀態下的電荷蓄積部的燈側寫入數據“0”時，若對燈側的電荷蓄積部的寫入次數增加，則從鏡側的電荷蓄積部讀出的讀出電流降低，電流窗的寬度變窄。由此，產生數據的讀出精度降低這一問題。