[發(fā)明專(zhuān)利]半導(dǎo)體基板以及具有其的半導(dǎo)體芯片和堆疊半導(dǎo)體封裝體

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 201210347717.4
• 申請(qǐng)日: 2012-09-18
• 公開(kāi)（公告）號(hào): CN103311273A
• 公開(kāi)（公告）日: 2013-09-18
• 發(fā)明（設(shè)計(jì)）人: 金賢周;李強(qiáng)遠(yuǎn);李圭濟(jì)
• 申請(qǐng)（專(zhuān)利權(quán)）人: 愛(ài)思開(kāi)海力士有限公司
• 主分類(lèi)號(hào): H01L29/06
• 分類(lèi)號(hào): H01L29/06;H01L29/04
• 代理公司: 北京市柳沈律師事務(wù)所 11105
• 代理人: 邱軍

技術(shù)領(lǐng)域

本發(fā)明涉及適合用于改善吸除特性的半導(dǎo)體基板以及具有該半導(dǎo)體基板的半導(dǎo)體芯片和堆疊半導(dǎo)體封裝體。

在半導(dǎo)體工業(yè)中，用于集成電路的封裝技術(shù)不斷地開(kāi)發(fā)以滿足對(duì)小型化和安裝可靠性的要求。近來(lái)，隨著在電氣和電子應(yīng)用中要求小型化和高性能，已經(jīng)開(kāi)發(fā)了各種堆疊技術(shù)。

背景技術(shù)

半導(dǎo)體工業(yè)中的術(shù)語(yǔ)“堆疊”是指至少豎直堆積兩個(gè)半導(dǎo)體芯片或半導(dǎo)體封裝體。在存儲(chǔ)器裝置的情況下，通過(guò)采用堆疊技術(shù)能夠獲得的產(chǎn)品的存儲(chǔ)器容量為通過(guò)半導(dǎo)體集成工藝能獲得的產(chǎn)品的存儲(chǔ)器容量的至少兩倍大。因?yàn)槎询B半導(dǎo)體封裝體的優(yōu)點(diǎn)不僅在于存儲(chǔ)器容量而且還在于安裝密度和安裝區(qū)域利用效率，因此堆疊半導(dǎo)體封裝體的研究和發(fā)展被加速。

作為堆疊半導(dǎo)體封裝體的示例，提出了一種結(jié)構(gòu)，其中貫通電極形成在半導(dǎo)體芯片中使得上半導(dǎo)體芯片與下半導(dǎo)體芯片通過(guò)該貫通電極彼此物理連接和電連接。

然而，用作貫通電極的物質(zhì)，例如銅，很可能擴(kuò)散到半導(dǎo)體芯片而導(dǎo)致晶體缺陷。結(jié)果，在半導(dǎo)體芯片中可能引發(fā)漏電流，并且晶體管的閾值電壓很可能偏移，由此刷新（refresh）特性可能劣化。

為了解決此問(wèn)題，提出一種方法，其中形成在貫通電極和半導(dǎo)體芯片之間的介電層（SiO₂）的厚度增加，使得朝著半導(dǎo)體芯片擴(kuò)散的銅可由介電層吸除。然而，介電層不足以吸除從貫通電極擴(kuò)散的銅。

發(fā)明內(nèi)容

本發(fā)明的實(shí)施例涉及適合于改善吸除特性的半導(dǎo)體基板。

而且，本發(fā)明的實(shí)施例可涉及具有半導(dǎo)體基板的半導(dǎo)體芯片。

此外，本發(fā)明的實(shí)施例可涉及具有半導(dǎo)體芯片的堆疊半導(dǎo)體封裝體。

在本發(fā)明的一個(gè)實(shí)施例中，半導(dǎo)體基板包括：基板本體和有源層，基板本體分成多個(gè)裝置區(qū)域和基本上在裝置區(qū)域之外的周邊區(qū)域，基板本體的一個(gè)表面基本上背對(duì)另一個(gè)表面，并且基板本體具有基本上限定在裝置區(qū)域中實(shí)質(zhì)上在該一個(gè)表面上的溝槽，有源層實(shí)質(zhì)上形成在溝槽中且由多晶硅制成。

在本發(fā)明的另一個(gè)實(shí)施例中，半導(dǎo)體芯片包括：基板本體，分成多個(gè)裝置區(qū)域和基本上在裝置區(qū)域之外的周邊區(qū)域，基板本體的一個(gè)表面基本上背對(duì)另一個(gè)表面，基板本體具有基本上限定在裝置區(qū)域中實(shí)質(zhì)上在該一個(gè)表面上的溝槽，有源層實(shí)質(zhì)上形成在溝槽中且由多晶硅制成；半導(dǎo)體裝置，實(shí)質(zhì)上形成在有源層之上；以及貫通電極，實(shí)質(zhì)上穿過(guò)基板本體的周邊區(qū)域。

半導(dǎo)體裝置至少包括成像傳感器、存儲(chǔ)器半導(dǎo)體、系統(tǒng)半導(dǎo)體、無(wú)源裝置、有源裝置或傳感器半導(dǎo)體中的任何一個(gè)。

半導(dǎo)體芯片還包括電路圖案，該電路圖案實(shí)質(zhì)上形成在基板本體的該一個(gè)表面和有源層上，其中電路圖案包括：接合墊，實(shí)質(zhì)上形成在電路圖案的第二表面之上，電路圖案的第二表面基本上背對(duì)電路圖案的第一表面，電路圖案的第一表面基本上面對(duì)基板本體的該一個(gè)表面和有源層，并且接合墊與貫通電極電連接；配線層，將半導(dǎo)體裝置電連接到貫通電極；以及介電層，實(shí)質(zhì)上使半導(dǎo)體裝置與配線層隔離，使配線層彼此隔離，并且使配線層與接合墊隔離。

貫通電極可實(shí)質(zhì)上穿過(guò)電路圖案且直接連接到接合墊。

與此不同，貫通電極可僅通過(guò)基板本體的周邊區(qū)域、該一個(gè)表面和該另一個(gè)表面。在此情況下，電路圖案還包括電連接貫通電極與接合墊的附加配線層。

在本發(fā)明的另一個(gè)實(shí)施例中，堆疊半導(dǎo)體封裝體包括：多個(gè)半導(dǎo)體芯片，每一個(gè)半導(dǎo)體芯片都包括半導(dǎo)體基板，該半導(dǎo)體基板包括基板本體和有源層，該基板本體分成多個(gè)裝置區(qū)域和基本上在該裝置區(qū)域之外的周邊區(qū)域，基板本體的一個(gè)表面基本上背對(duì)另一個(gè)表面，基板本體具有基本上限定在裝置區(qū)域中實(shí)質(zhì)上在該一個(gè)表面上的溝槽，有源層實(shí)質(zhì)上形成在溝槽中且由多晶硅制成；半導(dǎo)體裝置，實(shí)質(zhì)上形成在有源層之上；以及貫通電極，穿過(guò)基板本體的周邊區(qū)域，多個(gè)半導(dǎo)體芯片堆疊為使得它們的貫通電極彼此電連接；以及導(dǎo)電連接構(gòu)件，電連接堆疊的半導(dǎo)體芯片的貫通電極。

每個(gè)半導(dǎo)體芯片的半導(dǎo)體裝置至少包括成像傳感器、存儲(chǔ)器半導(dǎo)體、系統(tǒng)半導(dǎo)體、無(wú)源裝置、有源裝置或傳感器半導(dǎo)體中的任何一個(gè)。

每個(gè)半導(dǎo)體芯片還包括電路圖案，該電路圖案實(shí)質(zhì)上形成在該基板本體的該一個(gè)表面和該有源層上，并且其中該電路圖案包括：接合墊，實(shí)質(zhì)上形成在電路圖案的第二表面之上，電路圖案的第二表面基本上背對(duì)電路圖案的第一表面，電路圖案的第一表面基本上面對(duì)基板本體的該一個(gè)表面和有源層，且接合墊與貫通電極電連接；配線層，將半導(dǎo)體裝置電連接到貫通電極；以及介電層，實(shí)質(zhì)上使半導(dǎo)體裝置與配線層隔離，使配線層彼此隔離，并且使配線層與接合墊隔離。

貫通電極可實(shí)質(zhì)上穿過(guò)電路圖案且直接連接到接合墊。