[發明專利]半導體基板以及具有其的半導體芯片和堆疊半導體封裝體

無效

• 申請號: 201210347717.4
• 申請日: 2012-09-18
• 公開（公告）號: CN103311273A
• 公開（公告）日: 2013-09-18
• 發明（設計）人: 金賢周;李強遠;李圭濟
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/04
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 邱軍

1.一種半導體基板，包括：

基板本體，分成裝置區域和基本上在該裝置區域之外的周邊區域，該基板本體的一個表面基本上背對另一個表面，且該基板本體具有基本上限定在該裝置區域中實質上在該一個表面上的溝槽；以及

有源層，實質上形成在該溝槽中并且由多晶硅制成。

2.一種半導體芯片，包括：

基板本體，分成裝置區域和基本上在該裝置區域之外的周邊區域，該基板本體的一個表面基本上背對另一個表面，該基板本體具有基本上限定在該裝置區域中實質上在該一個表面上的溝槽，有源層實質上形成在該溝槽中并且由多晶硅制作；

半導體裝置，實質上形成在該有源層之上；以及

貫通電極，實質上穿過該基板本體的該周邊區域。

3.根據權利要求2所述的半導體芯片，其中該半導體裝置至少包括成像傳感器、存儲器半導體、系統半導體、無源裝置、有源裝置或傳感器半導體中的任何一個。

4.根據權利要求2所述的半導體芯片，還包括：

電路圖案，實質上形成在該基板本體的該一個表面和該有源層上，

其中該電路圖案包括：

接合墊，實質上形成在該電路圖案的第二表面之上，該電路圖案的第二表面基本上背對該電路圖案的第一表面，該電路圖案的第一表面基本上面對該基板本體的該一個表面，并且該接合墊與該貫通電極電連接；

配線層，將該半導體裝置電連接到該貫通電極；以及

介電層，實質上使該半導體裝置與該配線層隔離，使該配線層彼此隔離，并且使該配線層與該接合墊隔離。

5.根據權利要求4所述的半導體芯片，其中該貫通電極實質上穿過該電路圖案并且直接連接到該接合墊。

6.根據權利要求4所述的半導體芯片，其中該貫通電極僅穿過該基板本體的該周邊區域、該一個表面和該另一個表面。

7.根據權利要求6所述的半導體芯片，其中該電路圖案還包括電連接該貫通電極與該接合墊的附加配線層。

8.一種堆疊半導體封裝體，包括：

多個半導體芯片，每一個該半導體芯片都包括半導體基板，該半導體基板包括基板本體和有源層，該基板本體分成裝置區域和基本上在該裝置區域之外的周邊區域，該基板本體的一個表面基本上背對另一個表面，該基板本體具有基本上限定在該裝置區域中實質上在該一個表面上的溝槽，有源層實質上形成在該溝槽中且由多晶硅制成；半導體裝置，實質上形成在該有源層之上；以及貫通電極，穿過該基板本體的該周邊區域，該多個半導體芯片堆疊為使得它們的貫通電極彼此電連接；以及

導電連接構件，電連接該堆疊半導體芯片的該貫通電極。

9.根據權利要求8所述的堆疊半導體封裝體，其中每個半導體芯片的該半導體裝置至少包括成像傳感器、存儲器半導體、系統半導體、無源裝置、有源裝置或傳感器半導體中的任何一個。

10.根據權利要求8所述的堆疊半導體封裝體，

其中每個半導體芯片還包括電路圖案，該電路圖案實質上形成在該基板本體的該一個表面和該有源層上，并且

其中該電路圖案包括：

接合墊，實質上形成在該電路圖案的第二表面之上，該電路圖案的第二表面基本上背對該電路圖案的第一表面，該電路圖案的第一表面基本上面對該基板本體的該一個表面和該有源層，并且該接合墊與該貫通電極電連接；

配線層，將該半導體裝置電連接到該貫通電極；以及

介電層，實質上使該半導體裝置與該配線層隔離，使該配線層彼此隔離，并且使該配線層與該接合墊隔離。

11.根據權利要求10所述的堆疊半導體封裝體，其中該貫通電極實質上穿過該電路圖案且直接連接到該接合墊。

12.根據權利要求10所述的堆疊半導體封裝體，其中該貫通電極僅通過該基板本體的該周邊區域、該一個表面和該另一個表面。

13.根據權利要求12所述的堆疊半導體封裝體，該電路圖案還包括電連接該貫通電極與該接合墊的附加配線層。