[發明專利]一種同時實現奇數整數分頻與選通信號的電路

有效

• 申請號: 201210343934.6
• 申請日: 2012-09-17
• 公開（公告）號: CN102832929A
• 公開（公告）日: 2012-12-19
• 發明（設計）人: 劉海濤
• 申請（專利權）人: 中國電子科技集團公司第十四研究所
• 主分類號: H03K23/70
• 分類號: H03K23/70
• 代理公司: 南京經緯專利商標代理有限公司 32200
• 代理人: 許方

技術領域

?本發明屬于集成電路設計與制造領域，特別涉及一種可同時實現奇數整數分頻與選通信號的電路結構。

背景技術

?在集成電路領域，鎖相環電路與復接器是常用的功能模塊，特別是在一些集成度較高的片上系統應用方面，往往兩者集成在一個芯片中。所以減小整體電路規模，減小電路復雜度，對提高芯片集成度和性能穩定性有著重要的意義。

復接器電路通常需要一組非交疊連續選通信號，對多路輸入進行選通控制。一般情況下，需要一個獨立的非交疊連續選通信號生成電路，在時鐘的作用下，為復接器電路提供選通信號。鎖相環電路中，含有分頻電路，其電路中部分功能與非交疊連續選通信號生成電路有相似之處。

因此，在實現鎖相環中的分頻功能的同時，實現非交疊連續選通信號，對降低芯片規模，提高芯片集成度有重要作用。

發明內容

?本發明的目的，在于提供一種同時實現奇數整數分頻與選通信號的電路，其既可生成奇數整數分頻時鐘輸出，還可生成相應路數的非交疊連續選通信號，為后續電路（如復接器）提供選通使能信號。

為了達成上述目的，本發明的解決方案是：

一種同時實現奇數整數分頻與選通信號的電路，包括兩倍頻電路、整數分頻電路和選通信號生成電路，其中，兩倍頻電路的輸入端連接單端時鐘信號，輸出端連接整數分頻電路的輸入端，所述整數分頻電路生成奇數整數分頻時鐘信號輸出，該輸出信號還同時作為中間信號送入選通信號生成電路，由該選通信號生成電路生成非交疊連續選通信號。

上述兩倍頻電路包括兩個反相器、一個異或門和一個電容，其中，兩個反相器的輸入端均輸入單端時鐘信號，輸出端分別連接異或門的輸入端，所述異或門輸出兩倍頻時鐘信號；所述任一反相器的輸出端還經由電容接地。

上述整數分頻電路包括n個分頻鎖存器和一個(n-1)輸入的與非門，其中n為奇數，且為所需的分頻數；所述第一至(n-1)分頻鎖存器依次串行連接，前一個分頻鎖存器的同相輸出端連接后一個分頻鎖存器的輸入端，該(n-1)個分頻鎖存器的時鐘控制端均連接兩倍頻時鐘信號，且同相輸出端分別連接與非門的輸入端，該與非門的輸出端分別連接第n分頻鎖存器的時鐘控制端和第一分頻鎖存器的輸入端；所述第n分頻鎖存器的反相輸出端與其輸入端連接，所述第n分頻鎖存器的同相輸出端輸出奇數整數n分頻時鐘信號，第一至(n-1)分頻鎖存器的同相輸出端及與非門的輸出端共輸出n路中間信號。

上述選通信號生成電路包括(n+1)個選通鎖存器，其中n為奇數，且為所需的分頻數；所述第(n+1)選通鎖存器反相輸出端和輸入端相連接，其時鐘控制端連接兩倍頻時鐘信號，同相輸出信號分別作為第一至n選通鎖存器的時鐘控制信號；所述第一至n選通鎖存器的的輸入端分別連接前述n路中間信號，而反相輸出端輸出n路非交疊連續選通信號。

采用上述方案后，本發明利用整數n分頻電路的中間信號，通過由一組鎖存器構成的選通信號生成電路，即可生成n路非交疊連續選通信號，達到簡化設計難度、縮小電路規模、提高集成度的目的。

附圖說明

?圖1是本發明的電路框圖；

圖2是本發明中兩倍頻電路的電路結構圖；

圖3是本發明中整數分頻電路的電路結構圖；

圖4是圖3所示整數分頻電路的波形示意圖；

圖5是本發明中選通信號生成電路的電路結構圖；

圖6是圖5所示選通信號生成電路的波形示意圖。

具體實施方式

?以下將結合附圖，對本發明的技術方案進行詳細說明。

如圖1所示，本發明提供一種同時實現奇數整數分頻與選通信號的電路，包括兩倍頻電路、整數分頻電路和選通信號生成電路，其中，輸入的單端時鐘信號依次通過兩倍頻電路和整數分頻電路后，生成奇數整數分頻時鐘輸出；所述整數分頻電路生成的中間信號通過選通信號生成電路能生成相應路數的非交疊連續選通信號，從而為后續電路（如復接器）提供選通使能信號。下面將對各組成電路進行詳細介紹。

如圖2所示，是本發明中兩倍頻電路的一種實現電路圖，包括兩個反相器INV1、INV2、一個異或門XOR和一個電容C，其中，兩個反相器INV1、INV2的輸入端均用于輸入時鐘信號，而輸出端分別連接異或門XOR的輸入端，該異或門XOR的輸出端則用于輸出時鐘信號；所述反相器INV2的輸出端還經由電容C接地。