[發(fā)明專利]板卡的測(cè)試方法及其系統(tǒng)

有效

• 申請(qǐng)?zhí)枺?/td>: 201210341428.3
• 申請(qǐng)日: 2012-09-14
• 公開（公告）號(hào): CN102879732A
• 公開（公告）日: 2013-01-16
• 發(fā)明（設(shè)計(jì)）人: 汪艷婷
• 申請(qǐng)（專利權(quán)）人: 記憶科技（深圳）有限公司
• 主分類號(hào): G01R31/3177
• 分類號(hào): G01R31/3177
• 代理公司: 北京律誠(chéng)同業(yè)知識(shí)產(chǎn)權(quán)代理有限公司 11006
• 代理人: 劉健;黃韌敏

1.一種板卡的測(cè)試方法，其特征在于，所述方法包括如下步驟：

A、設(shè)置對(duì)所述板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯的測(cè)試內(nèi)容；

B、根據(jù)所述測(cè)試內(nèi)容獲取所述板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯的相關(guān)數(shù)據(jù)和/或信號(hào)；

C、根據(jù)所述數(shù)據(jù)和/或信號(hào)對(duì)所述板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯進(jìn)行測(cè)試。

2.根據(jù)權(quán)利要求1所述的測(cè)試方法，其特征在于，所述步驟A包括：

A1、所述板卡的主機(jī)和/或寄存器設(shè)置需要跟蹤的所述板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯的數(shù)據(jù)源信號(hào)；

所述步驟B包括：

B1、根據(jù)所述需要跟蹤的所述板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯的數(shù)據(jù)源信號(hào)采集對(duì)應(yīng)的數(shù)據(jù)源數(shù)據(jù)；

B2、將采集到所述對(duì)應(yīng)的數(shù)據(jù)源數(shù)據(jù)傳送到所述主機(jī)；

所述步驟C包括：

C1、所述主機(jī)對(duì)采集到所述對(duì)應(yīng)的數(shù)據(jù)源數(shù)據(jù)進(jìn)行分析，獲得所述現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯的測(cè)試結(jié)果信息；或者

所述步驟A包括：

A2、所述板卡的主機(jī)設(shè)置測(cè)試所述板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯的數(shù)據(jù)處理能力的測(cè)試內(nèi)容以及模擬測(cè)試數(shù)據(jù)源；

所述步驟B包括：

B2、所述主機(jī)根據(jù)所述模擬測(cè)試數(shù)據(jù)源生成模擬數(shù)據(jù)，并將所述模擬數(shù)據(jù)傳送到所述現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯；

所述步驟C包括：

C2、所述現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯根據(jù)所述模擬數(shù)據(jù)生成模擬測(cè)試數(shù)據(jù)，并將所述模擬測(cè)試數(shù)據(jù)返回所述主機(jī)。

3.根據(jù)權(quán)利要求2所述的測(cè)試方法，其特征在于，在所述步驟A1中所述板卡的主機(jī)和/或寄存器設(shè)置需要跟蹤的所述板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯的數(shù)據(jù)源信號(hào)的采集深度；

在所述步驟B1中根據(jù)所述采集深度采集所述板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯的數(shù)據(jù)源信號(hào)；

在所述步驟A2中通過選擇所述主機(jī)的控制臺(tái)選取所述模擬測(cè)試源；或者通過選擇外部數(shù)據(jù)源選取所述模擬測(cè)試源。

4.根據(jù)權(quán)利要求1所述的測(cè)試方法，其特征在于，所述步驟C之后包括：

D、在所述主機(jī)上顯示對(duì)所述現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯進(jìn)行測(cè)試的結(jié)果信息。

5.根據(jù)權(quán)利要求2所述的測(cè)試方法，其特征在于，所述主機(jī)為所述板卡的遠(yuǎn)程主機(jī)；所述板卡為具有PCIE接口的現(xiàn)場(chǎng)可編程門陣列板卡。

6.一種板卡的測(cè)試系統(tǒng)，其特征在于，所述系統(tǒng)還包括：

設(shè)置模塊，用于設(shè)置對(duì)所述板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯的測(cè)試內(nèi)容；

獲取模塊，用于根據(jù)所述測(cè)試內(nèi)容獲取所述板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯的相關(guān)數(shù)據(jù)和/或信號(hào)；

測(cè)試模塊，用于根據(jù)所述數(shù)據(jù)和/或信號(hào)對(duì)所述板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯進(jìn)行測(cè)試。

7.根據(jù)權(quán)利要求6所述的測(cè)試系統(tǒng)，其特征在于，所述測(cè)試系統(tǒng)包括所述板卡的主機(jī)和/或寄存器，所述設(shè)置模塊設(shè)置于所述主機(jī)和/或寄存器上；所述主機(jī)和/或寄存器通過所述設(shè)置模塊設(shè)置需要跟蹤的所述板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯的數(shù)據(jù)源信號(hào)；

所述獲取模塊包括：

測(cè)試邏輯子模塊，用于根據(jù)所述需要跟蹤的所述板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯的數(shù)據(jù)源信號(hào)判斷需要采集的數(shù)據(jù)源數(shù)據(jù)；

數(shù)據(jù)采集子模塊，用于根據(jù)所述測(cè)試邏輯子模塊判斷的所述需要采集的數(shù)據(jù)源數(shù)據(jù)采集對(duì)應(yīng)的數(shù)據(jù)源數(shù)據(jù)，并將采集到所述對(duì)應(yīng)的數(shù)據(jù)源數(shù)據(jù)傳送到所述主機(jī)；

所述測(cè)試模塊包括：

第一測(cè)試子模塊，設(shè)置于所述主機(jī)，用于對(duì)采集到所述對(duì)應(yīng)的數(shù)據(jù)源數(shù)據(jù)進(jìn)行分析，獲得所述板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯的測(cè)試結(jié)果信息。