[發(fā)明專(zhuān)利]一種集成倍壓生成電路

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 201210338029.1
• 申請(qǐng)日: 2012-09-13
• 公開(kāi)（公告）號(hào): CN103683913A
• 公開(kāi)（公告）日: 2014-03-26
• 發(fā)明（設(shè)計(jì)）人: 余力;吳勇;王紀(jì)云
• 申請(qǐng)（專(zhuān)利權(quán)）人: 鄭州單點(diǎn)科技軟件有限公司
• 主分類(lèi)號(hào): H02M3/10
• 分類(lèi)號(hào): H02M3/10
• 代理公司: 暫無(wú)信息
• 代理人: 暫無(wú)信息

技術(shù)領(lǐng)域

本發(fā)明涉及一種集成倍壓生成電路。

背景技術(shù)

在便攜式電子電路里面，其采用的驅(qū)動(dòng)電壓一般是1.5V、2.5V、3.3V或5V電壓，但是在某些電子電路中的某些部分需要更大的電壓進(jìn)行驅(qū)動(dòng)，因此就需要將小的驅(qū)動(dòng)電壓做倍增處理。

現(xiàn)有技術(shù)中做倍壓的電路一般采用變壓器的技術(shù)方案，但是變壓器的增壓倍數(shù)比較難控制，切變壓器在不能結(jié)成到集成電路里，所以必須外接，使得這種倍壓電路在集成電路里不能廣泛應(yīng)用，也使得電路容積較大，增加開(kāi)發(fā)和生產(chǎn)成本。

發(fā)明內(nèi)容

本發(fā)明的發(fā)明目的在于：針對(duì)上述存在的問(wèn)題，提供一種適用于集成電路里應(yīng)用的倍壓電路。

本發(fā)明采用的技術(shù)方案是這樣的：一種集成倍壓生成電路，包括差動(dòng)放大器和輸出級(jí)。所述差動(dòng)放大器包括P型第一MOS管、第二MOS管，N型第三MOS管、第四MOS管、第五MOS管；所述輸出級(jí)包括P型第三MOS管，第一電阻，第二電阻。所述差動(dòng)放大器的第一MOS管的漏極、源極和柵極分別連接到第四MOS管的漏極、遞升電壓以及第二MOS管的柵極和第一MOS管的漏極；第二MOS管的漏極、源極和柵極分別連接到第五MOS管的漏極、遞升電壓和第一MOS管的柵極；第四MOS管的漏極、源極和柵極分別連接到第一MOS管的漏極、第六MOS管的漏極以及第一電阻和第二電阻的公共連接端；第五MOS管的漏極、源極和柵極分別連接到第二MOS管的漏極、第六MOS管的漏極和電壓輸入端；第六MOS管的漏極、源極和柵極分別連接到第四MOS管和第五MOS管的源極、地以及偏壓。所述輸出級(jí)的第一電阻和第二電阻串接于第三MOS管漏極和地之間；第三MOS管的漏極、源極和柵極分別連接到倍壓輸出端、外電源電壓和第二MOS管的漏極。

上述的集成倍壓生成電路，還包括一電平輸出電容，該負(fù)載電容橋接于倍壓輸出端和地之間。最為優(yōu)選，所述電平輸出電容為一N型第六MOS管，該第六MOS管的源極和漏極并聯(lián)接地，柵極連接倍壓輸出端。

在上述的集成倍壓生成電路中，所述第一MOS管與第二MOS管的參數(shù)相同，所述第四MOS管與第五MOS管的參數(shù)相同

綜上所述，由于采用了上述技術(shù)方案，本發(fā)明的有益效果是：采用MOS管和在集成電路中可實(shí)現(xiàn)的電阻組成倍壓電路，可將該倍壓電路集成在集成電路中，從而減小電路體積，減小開(kāi)發(fā)成本和生產(chǎn)成本。

附圖說(shuō)明

圖1是本發(fā)明集成倍壓生成電路的電路原理圖。

具體實(shí)施方式

下面結(jié)合附圖，對(duì)本發(fā)明作詳細(xì)的說(shuō)明。

為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例，對(duì)本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說(shuō)明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。

一種集成倍壓生成電路，包括差動(dòng)放大器和輸出級(jí)。如圖1中所示，所述差動(dòng)放大器包括P型第一MOS管M1、第二MOS管M2，N型第三MOS管M3、第四MOS管M4、第五MOS管M5；所述輸出級(jí)包括P型第三MOS管M3，第一電阻R1，第二電阻R2。

圖1中所示，所述差動(dòng)放大器的第一MOS管M1的漏極、源極和柵極分別連接到第四MOS管M4的漏極、遞升電壓VPP以及第二MOS管M2的柵極和第一MOS管M1的漏極；第二MOS管M2的漏極、源極和柵極分別連接到第五MOS管M5的漏極、遞升電壓VPP和第一MOS管M1的柵極；第四MOS管M4的漏極、源極和柵極分別連接到第一MOS管M1的漏極、第六MOS管M6的漏極以及第一電阻R1和第二電阻R2的公共連接端；第五MOS管M5的漏極、源極和柵極分別連接到第二MOS管M2的漏極、第六MOS管M6的漏極和電壓輸入端Vin；第六MOS管M6的漏極、源極和柵極分別連接到第四MOS管M4和第五MOS管M5的源極、地GND以及偏壓Bias。

圖1中所示，所述輸出級(jí)的第一電阻R1和第二電阻R2串接于第三MOS管M3漏極和地GND之間；第三MOS管M3的漏極、源極和柵極分別連接到倍壓輸出端Vout、外電源電壓VDD和第二MOS管M2的漏極。

在上述的集成倍壓生成電路中，還包括一電平輸出電容，該負(fù)載電容橋接于倍壓輸出端Vout和地GND之間。在本發(fā)明中，所述電平輸出電容為一N型第六MOS管M6，該第六MOS管M6的源極和漏極并聯(lián)接地GND，柵極連接倍壓輸出端Vout。

作為優(yōu)選，上述集成倍壓生成電路中，第一MOS管M1與第二MOS管M2的參數(shù)相同，第四MOS管M4與第五MOS管M5的參數(shù)相同。

以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。