[發明專利]鍺、三五族半導體材料襯底上制備FinFET的方法

無效

• 申請號: 201210326467.6
• 申請日: 2012-09-05
• 公開（公告）號: CN102832135A
• 公開（公告）日: 2012-12-19
• 發明（設計）人: 黃如;樊捷聞;許曉燕;李佳;王潤聲
• 申請（專利權）人: 北京大學
• 主分類號: H01L21/336
• 分類號: H01L21/336
• 代理公司: 北京萬象新悅知識產權代理事務所(普通合伙) 11360
• 代理人: 賈曉玲

1.一種鍺、三五族半導體材料襯底上制備FinFET的方法，包括如下步驟：

a)形成源漏和連接源漏的細條狀的圖形結構

i.在鍺、三五族襯底上采用離子增強化學氣相淀積氧化硅、氮化硅作為硬掩膜；

ii.通過一次電子束光刻，刻蝕氮化硅、氧化硅工藝，在硬掩膜上形成源漏和連接源漏的Fin條的圖形結構；

iii.去掉電子束光刻膠；

iv.各向異性干法刻蝕鍺、三五族襯底，將硬掩膜上的圖形結構轉移到襯底材料上；

b)形成氧化隔離層的方案

i.采用離子增強化學氣相淀積一層新的氧化硅，作為氧化隔離層；

ii.CMP化學機械拋光，使氧化硅平坦化，并且停止在Fin條頂部氮化硅硬掩膜表面；

iii.利用濕法腐蝕回刻新淀積的氧化硅直Fin條露出設計的高度作為溝道區域；

c)形成柵結構和源漏結構

i.ALD淀積一層柵介質層；

ii.PVD淀積一層柵材料；

iii.通過電子束光刻，刻蝕柵材料，形成柵線條；

iv.通過離子增強化學汽相淀積以及回刻；

v.進行離子注入和退火，形成源漏結構。

2.一種鍺、三五族半導體材料襯底上制備FinFET的方法，包括如下步驟：

a)形成源漏和連接源漏的細條狀的圖形結構

i.在硅襯底上采用離子增強化學氣相淀積氧化硅、氮化硅作為硬掩膜；

ii.通過一次電子束光刻，刻蝕氮化硅、氧化硅工藝，在硬掩膜上形成源漏和連接源漏的Fin條的圖形結構；

iii.去掉電子束光刻膠；

iv.各向異性干法刻蝕鍺、三五族襯底，將硬掩膜上的圖形結構轉移到襯底材料上；

b)形成氧化隔離層的方案

i.淀積一層新的氮化硅；

ii.利用各項異性干法刻蝕刻蝕新的氮化硅，在Fin條兩側形成氮化硅側墻；

iii.利用各項異性干法刻蝕刻蝕Fin條兩側裸露出來的鍺、三五族半導體材料襯底；

iv.利用各項同性干法刻蝕刻蝕Fin條兩側裸露凹陷下去的鍺、三五族半導體材料襯底，以及完全刻蝕掉或部分刻蝕掉Fin條底部的鍺、三五族半導體材料襯底；

v.采用離子增強化學氣相淀積一層新的氧化硅，作為氧化隔離層；

vi.CMP化學機械拋光，使氧化硅平坦化，并且停止在Fin條頂部氮化硅硬掩膜表面；

vii.利用濕法腐蝕回刻新淀積的氧化硅直Fin條露出設計的高度作為溝道區域；

c)形成柵結構和源漏結構

i.ALD淀積一層柵介質層；

ii.PVD淀積一層柵材料；

iii.通過電子束光刻，刻蝕柵材料，形成柵線條；

iv.通過離子增強化學汽相淀積以及回刻；

v.進行離子注入和退火，形成源漏結構。

3.如權利要求1或2所述的鍺、三五族半導體材料襯底上制備FinFET的方法，其特征在于：所屬步驟c)中，High-k柵介質和金屬柵材料分別由ALD和PVD完成。

4.如權利要求1或2所述的鍺、三五族半導體材料襯底上制備FinFET的方法，其特征在于：所屬步驟c)中，在光刻柵材料之前先進行一次CMP使得柵材料平坦化，并且平面表面為Fin條頂部氧化硅硬掩膜表面，然后再通過光刻刻蝕技術，在Fin條兩側形成兩個相互不連接，獨立的柵線條。

5.如權利要求1或2所述的鍺、三五族半導體材料襯底上制備FinFET的方法，其特征在于：所述步驟a)、c)中，光刻形成源漏和連接源漏的細條狀圖形結構，采用電子束光刻技術形成細柵圖形結構。

6.如權利要求1或2所述的鍺、三五族半導體材料襯底上制備FinFET的方法，其特征在于：所述步驟a)、b)中，淀積工藝采用PECVD技術。

7.如權利要求1或2所述的鍺、三五族半導體材料襯底上制備FinFET的方法，其特征在于：所述步驟c)中，涉及的退火工藝為低溫退火，退火溫度范圍為300℃-500℃。